ソニー、3層構造のスマートフォン向けCMOSセンサを開発--高速読み出しに対応

加納恵 (編集部)2017年02月07日 11時42分
  • このエントリーをはてなブックマークに追加

 ソニーは2月7日、DRAMを積層した3層構造の積層型CMOSイメージセンサを開発したと発表した。高速読み出しを実現し、歪みを抑えた静止画やスーパースローモーション動画の撮影が可能になる。スマートフォン向けに展開する。

従来の積層型CMOSイメージセンサ(左)と新開発のDRAM積層の3層積層型CMOSイメージセンサ
従来の積層型CMOSイメージセンサ(左)と新開発のDRAM積層の3層積層型CMOSイメージセンサ

 従来、回路と裏面照射型CMOSイメージセンサを積層化していたが、新開発の積層型では、回路、DRAM、裏面照射型CMOSイメージセンサの3層構造を実現した。

 これにより、画素部分から読みだしたアナログ映像信号をデジタル信号へ変換する回路を従来の2段から4段構造へと倍増。処理能力を向上したという。さらにイメージセンサからほかのLSIへ信号を出力するインターフェースの規格には速度の制約があるが、DRAMを積層することで、高速に読みだした信号をDRAMにいったん保存するため、規格に合わせた速度で出力することが可能。1930万画素サイズの静止画1枚を、従来比約4倍になる120分の1秒で読み出せる高速撮影に対応する。

 1920×1080ピクセルのフルHDサイズで、毎秒最大1000フレームのスーパースローモーション動画の撮影もサポート。通常速度の動画とスーパースローモーション動画をシームレスにつないだ動画作品も、スマートフォンで撮影できるようになるという。

DRAM積層の3層積層型CMOSイメージセンサの断面構造
スーパースローモーションのサンプル動画

  • このエントリーをはてなブックマークに追加