HP、次世代回路基板製造システムを開発--より微細な配線が可能に

　Hewlett-Packard（HP）およびNanolithosolutionは、配線線幅が原子数個分程度のチップを製造できるマシンを開発したという。

　しかもこの装置は、ほんの数分で設置できる。

　このシステムには、インプリントリソグラフィ技術が用いられている。インプリントリソグラフィとは、その名の通り、複雑なパターンを施したモールドを基板に接触させて加圧し、パターンを基板に転写する技術をいう。基板上に転写された溝やチャネルに金属を流し込んでワイヤを作るという仕組みだ。

　インプリントリソグラフィが、ワッフル焼き型やゴム印と異なる点は、その寸法にある。HPとNanolithoの共同開発によるこのシステムは、現行チップのワイヤ幅よりも細い、幅15ナノメートルという細さの溝を成型できる。モールド、つまりモジュールは、シリコン基板そのものに溝を成型するのではなく、シリコン基板に塗布したポリマーの薄膜に溝を作る。

　しかし両社によると、微細な溝が成型できることはもちろんのこととして、それと同じくらい重要なのが、同システムが容易に従来のチップ製造プロセスに組み込めることだという。モールド、つまりモジュールのサイズは、現在チップに回路パターンを成型するのに使用されているマスクアライナ（マスク整列露光装置）と同じだ（モジュールには、モールドをウエハに圧しつける圧縮空気エンジンも組み込まれている）。したがって、半導体メーカーは研究室を改装する必要なしに新しいマシンで実験を開始できるため、採用の際の負担が軽減される。

　「設置にかかる時間はおよそ10分だ。取り外す場合は、5分で元の状態に戻せる」と、Nanolithoの最高経営責任者（CEO）であるBo Pi氏は語る。

　ハードディスクメーカーのあいだでは、パターンドメディア方式のハードディスクの製造にインプリントリソグラフィを採用する兆しが見え始めており、あと5年もすれば市場に登場しそうだ。しかし、半導体メーカーの多くは、いまだに懐疑的だ。半導体メーカーは、新しいリソグラフィ技術採用となると、なかなか保守的な姿勢を崩さない。