インテル、4コアプロセッサ11月投入を発表--80コア試作品も公開 - (page 2)

文:Tom Krazit(CNET News.com) 翻訳校正:編集部2006年09月27日 11時34分

 Otellini氏は開発者らに向かい、「一連のデュアルおよび4コアの新プロセッサにより、われわれは主導権を取り戻した」と述べた。YouTubeなどのウェブサイトが急成長を遂げているように、インターネット映像の人気が上昇しており、これらのプロセッサは映像編集などの負荷の高い作業で大活躍を続けることになると、同氏は語っている。

 一方のノートPCは、2007年の「Santa Rosa」(開発コード名)プラットフォーム登場により大幅な手直しが行われることになる。同プラットフォームは、802.11nワイヤレス機能やフラッシュメモリなどの新技術をノートPCに提供する。Intelは、ノートPCのマザーボードにフラッシュメモリが搭載されるのはこれが最初になるだろうと考えている。これにより、ブート時間が短縮され、消費電力も削減されると、Otellini氏は語っている。

 システムの消費電力は数ある要因の1つに過ぎない。Otellini氏は、新しい製造技術とデザインにより、トランジスタのワット当たりの性能を数年以内に300%向上させたい、と語っている。その実現に向けた次のステップであるIntelの45ナノメートル製造技術は、パフォーマンスが20%向上し、漏電電流を5分の1に抑えたチップの製造を可能にすると、同氏は語っている。

 しかし、Intelのテラスケールの研究用プロトタイプでイメージされているように、究極の目標は1つのチップで毎秒1兆回の浮動小数点演算(テラフロップス)を処理することだ。1テラフロップスは、4510基のコンピューティングノードを使ったSandia National Laboratoriesの「ASCI Red」スーパーコンピュータが10年前に初めてを達成している。

 Otellini氏に続いて基調講演を行ったIntelの最高技術責任者(CTO)、Justin Rattner氏によると、Intelのプロトタイプは、それぞれが3.16GHzで動作する80基の浮動小数点コアを搭載しているという。個々のコアの間やメモリとの間でデータを移動させるため、相互接続機構をオンチップに搭載し、SRAM(スタティックRAM)チップをチップ底面に直接重ねて装着する計画だと、同氏は語っている。

 コア間接続の課題克服には、先ごろ行われたシリコンレーザーの発表をはじめとする、Intelのシリコンフォトニクス関連の研究が役立つ可能性がある。Rattner氏とカリフォルニア大学サンタバーバラ校のJohn Bowers教授は、これまでの古いレーザーより大量生産に適した最新のシリコンレーザーを紹介した。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。 海外CNET Networksの記事へ

CNET Japanの記事を毎朝メールでまとめ読み(無料)

-PR-企画広告

企画広告一覧

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]