logo

インテル、プロセッサ間通信技術でAMDに対抗へ - (page 2)

文:Stephen Shankland(CNET News.com) 翻訳校正:吉武稔夫、向井朋子、福岡洋一2006年09月11日 22時55分
  • 一覧
  • このエントリーをはてなブックマークに追加

 しかしながら、CSIが今すぐ市場に登場するというわけにはいかないようだ。Intelは2005年、CSIの投入計画を大幅に変更した。当初の計画では2007年に、Tukwilaやハイエンド向けのXeon系プロセッサ「Whitefield」(開発コード名)と同時に発表することになっていた。しかし、2005年10月にはTukwilaの出荷を2008年に延期し、Whitefieldの開発を中止した

 Whitefieldの代替となる「Tigerton」およびその後継プロセッサ「Dunnington」(いずれも開発コード名)では、プロセッサ間通信にFSBが用いられる。つまり、CSIを採用したハイエンド向けXeon系プロセッサは2009年まで登場しないということだ。

 それまでの間、Intelは他の手段でAMDに対抗しようとしている。たとえばFSBの高速化やキャッシュメモリの大容量化などだ。

 「投入予定は変わったが、当社のプラットフォームに統合メモリコントローラとCSIを取り入れるという方針に変更はない。われわれにとっては、単に優先順位の問題だ」(Kilroy氏)

CSIの利点

 現在のコンピュータ設計においては、メモリの転送速度が重要な要素になっている。特に、プロセッサに比べメモリのパフォーマンス向上の遅れが際立ってきて、問題になっている。これを補うため、キャッシュと呼ばれる特別な高速メモリをプロセッサ内部に設ける設計手法がある。

 しかし、マルチプロセッサシステムにおいては、キャッシュが問題を引き起こす。1つのプロセッサがキャッシュメモリの内容を書き換え、この変更がメインメモリに反映されなかった場合、別のプロセッサがメインメモリの古い情報を参照してしまう危険性がある。キャッシュ整合性を維持する--つまり、キャッシュを同期させておく--ためには、プロセッサは他のプロセッサが加えた変更を常に把握していなければならない。

 現在のところ、Intelの設計ではFSBによるプロセッサ間通信を調整するのに外部のチップセットを使っている。これに対してHyperTransportやCSIでは、プロセッサどうしが直接情報をやりとりできる。

 Intelは、プロセッサとメインメモリ間の通信にもチップセットを使用している。しかし、CSIのような技術では、プロセッサとメインメモリがデータを直接やりとりするのが容易になる。1つのプロセッサに関連したメモリ内の情報を、他のプロセッサが素早く参照できるからだ。

 Unisysのサーバ開発担当ディレクターCraig Church氏は、「CSIの最大の利点はパフォーマンスで、プロセッサどうしが直接情報をやり取りできることだ。その結果として、プロセッサ間の待ち時間が減少する」と語った。また同氏は、統合メモリコントローラもレイテンシ--プロセッサがメモリからデータを取り出すまでの遅延時間--の短縮に役立つと付け加えた。

 AMDはx86系プロセッサすべてに統合メモリコントローラを採用しているが、これはAMDに限ったことではない。Intelのサーバ向け製品と競合するIBMの「Power」やSun Microsystemsの「UltraSparc」も、数年前から統合メモリコントローラを使っている。

 Mercury ResearchのアナリストDean McCarron氏は、プロセッサ本体ではなくチップセットを介してメモリを制御する手法について、「介在するものがあるため、メモリとのデータ転送に大きな遅延が発生する」と述べた。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

CNET Japanの記事を毎朝メールでまとめ読み(無料)

-PR-企画特集

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]