インテルの長期戦略--プロセッサの低消費電力推進とフロントサイドバスの負荷軽減

文:Tom Krazit(CNET News.com) 翻訳校正:佐藤卓、小林理子2006年05月23日 21時36分
  • このエントリーをはてなブックマークに追加

 オレゴン州ヒルズボロー発--Intelのチップの速さは以前ほどではないと言われているかもしれないが、Intelのデザイナーと製造技術者は目にも止まらぬ速さで仕事をしているようだ。

 「仕事のスピードをもっと上げるしかないようだ」と、Intelのシニアフェローで、プロセステクノロジ開発担当のディレクターも務めるMark Bohr氏が語ったのは、同社の最高経営責任者(CEO)であるPaul Otellini氏が2006年4月に発表した意欲的なスケジュールについて尋ねられたときだ。Intelは、今後2年ごとに新しいチップアーキテクチャを導入する計画だ。Intelのサーバ用プロセッサ「Woodcrest」は2006年6月にリリース予定で、「Core」アーキテクチャをベースにした初めてのプロセッサとなる。Coreは、この6年間で初めて同社が設計自体を根本的に見直したアーキテクチャだ。

 2年ごとに設計をまったく新しくするというわけではないが、以前より動きを速めることでAdvance Micro Device(AMD)の追撃をかわしたいと考えていると、ポートランド郊外にあるIntelの開発研究所で22日に行われた発表で、Intelの複数のシニアチップデザイナーは語った。

 Intelのサーバグループは、数年前に進む方向を誤った結果他社の追撃を許してしまった。AMDが証明したように、サーバ利用者の求める64ビットプロセッサとは、使い慣れた「x86」命令セットで動作するものであり、Intelの「Itanium」プロセッサのようにまったく新しいもので動作するプロセッサではなかったのだ。また、AMDの「Opteron」プロセッサが人気を集めたのは、統合メモリコントローラや「HyperTransport」インターコネクト技術、低消費電力なども理由になっている。チップに搭載されたメモリコントローラにより、データがメモリからプロセッサに送り込まれる速度がIntelの「Xeon」プロセッサに比べて格段に速くなった。また、チップ間の高速な相互接続を実現したことで、AMDはデュアルコア設計の出現にも余裕を持って対応することができた。

 この結果、2003年時点ではサーバ向け製品の主要企業としては存在感がないに等しかったAMDが、今では着実に市場シェアを獲得してきている。長年Intelを支持していたDellでさえ、Opteronを搭載したサーバを発売する計画を発表している。Intelは、奪われた顧客を取り戻すために、次の2つの柱からなる計画を策定した。それは、まずプロセッサの消費電力の低減を進め、次にフロントサイドバスの負荷を軽減できるような設計を考えるというものだ。

 WoodcrestなどCoreアーキテクチャを採用したプロセッサは、Intelの低消費電力の設計が飛躍的に進歩したことを示すものだと、Intelのシニアフェローで、アーキテクチャおよびプランニング担当ディレクターも務めるSteve Pawlowski氏は言う。通常、チップのクロック速度は消費電力の指標となるが、Intelが2006年3月に公表したところでは、速度が3GHzというWoodcrestは、2.8GHzで動作するデュアルコア「Xeon」と比べて消費電力が35%も少なくなるということだ。

 しかし、Pawlosiki氏によれば、IntelがWoodcrestチップを市場に出すにあたっては、システム全体として消費する電力という観点からも訴求していく計画だという。Intelとそのパートナーは、プロセッサが消費する電力よりもサーバが全体として電源から消費する電力を見直したいと考える顧客をサポートしていくとのことだ。

 長期計画の2番目は、Intelのチップがデータをメモリからプロセッサに送るために使用するフロンドサイドバスにかかる負荷を軽減する方法を見つけることだと、Pawlowski氏は述べた。Intelは、AMDが実現したようなメモリコントローラの統合に注力していないとして、多くのアナリストから批判されている。しかしIntelでは、メモリとプロセッサのデータ伝送をチップセット上のフロントサイドバスで管理する方法を選んだ。フロントサイドバスの速度はプロセッサの速度より遅くなるが、メモリテクノロジの変更への対応が容易にできる。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

  • このエントリーをはてなブックマークに追加