「Core」アーキテクチャの鍵を握る2つの「フュージョン」技術

　Intelは、今後登場するチップにフュージョン（融合）技術を採用しようとしているが、「Merom」や「Conroe」チップを使うのに原子力の知識は不要なので安心されたい。

　同社幹部らが米国時間8日に「Intel Developer Forum」で語ったところによると、新しいCoreマイクロアーキテクチャは、特定のタイプの命令にある類似点を利用して、それらの命令を管理しやすいかたまりに融合させているという。

　Intelのシニアフェローで、同社デジタル・エンタープライズグループのCTO（最高技術責任者）も務めるSteve Pawlowski氏によると、同社の戦略はある時期、処理性能向上のためにチップの高速化に重点を置いたものだったという。

　しかし、このような戦略は「Merom」「Conroe」「Woodcrest」（いずれも開発コード名）という3つの新チップ登場により、もうすぐ終焉を迎えることになる。MeromはノートPC用、Conroeはデスクトップ用、そしてWoodcrestはサーバ用となるが、これらはいずれも「Core」マイクロアーキテクチャを採用しており、現行のIntel製チップと比較して、少ない消費電力で処理性能が大幅に向上する（たとえば、Woodcrestの場合、最大80％の性能向上が期待できるという）。

　Intelフェローで、同社のモバイルマイクロプロセッサアーキテクチャ担当ディレクターを務めるOfri Wechsler氏は、新アーキテクチャでは「macro-ops」フュージョンと「micro-ops」フュージョンなどを通じて、このような消費電力削減と処理性能向上を実現していると説明した。Intelのチップは以前から、命令がチップ内を移動する際に、これを小さく処理しやすい大きさに分割していた。Coreアーキテクチャの原型になったPentium Mプロセッサの1つで、2003年に投入された「Banias」チップでは、micro-opsフュージョンというテクニックを採用することで、同じ命令から取り出した部品を元に戻していた。これにより、プロセッサが処理を完了させるのに必要な全体の作業量が減少した。

　同氏によると、Coreマイクロアーキテクチャでは元に戻せるmicro-opが増えるという。しかし、これらの新チップでは、通常は一対になった別々の大きな命令を組み合わせて、1つにすることが可能にもなる。こちらは、macro-opsフュージョンと呼ばれる。これにより処理性能が向上するが、それと同時に同じ作業をこなす負荷が減るため、チップの消費電力も低下すると同氏は説明した。

　Pawlowski氏とWechsler氏はさらに、共有キャッシュやマルチメディア命令の高速処理といった、Coreチップの設計面にも詳しく言及した。

　一方、当面は登場しそうにない設計上のテクニックの1つが、Intelと競合するAdvanced Micro Devices（AMD）のチップで有名な統合メモリコントローラだ。Pawlowski氏は、Intelが今も自社のチップに採用するフロントサイドバス（FSB）アーキテクチャを約12年前に設計したチームに所属していたという。

　システムのメモリコントローラは、CPU-メモリ間のデータのやりとりを処理している。AMDのチップでは、このような機能がチップに統合されており、これがプロセッサと同じ速度で動作するため、メモリに格納されたデータに素早くアクセスできる。Intelの設計ではFSBを使っているため、トランザクションの複雑な部分がチップの外部で処理される。こちらのほうが速度は遅いが、Intelはメモリの規格変更に合わせて自社のチップを設計し直すひつようがないため、より柔軟性が高い。また、このほうがコストがかからないと同社CEOのPaul Otellini氏は述べた。