富士通研、50Gbps動作の超低消費電力チップセットを開発

　富士通研究所は、インジウム―リン高電子移動度トランジスタ（InP-HEMT）技術を用いて50Gbps動作の4：1多重化回路（マルチプレクサ）と1：4分離回路（デマルチプレクサ）のチップセットを開発した。同社が2月17日に明らかにしたもの。「フルレート方式による高い信号品質と動作マージンを持ちながら、消費電力1W以下という従来技術の約30％に相当する値を世界で初めて実現している」（同社）

　同社は、回路内部で位相の異なるクロック信号（マルチフェーズクロック）を生成し、それを用いてデータ信号処理を行う回路アーキテクチャを新たに開発した。このアーキテクチャは位相制御回路がなくても高い信号品質を保つことができるので、消費電力の削減が可能になったという。さらに各トランジスタに対する電圧配分の最適化設計により、電源電圧を従来の半分以下の1.5Vまで下げた。

　InP-HEMT技術により、「高い信号品質と動作マージンを実現するフルレート方式が採用できた」（同社）。その結果、クロックの立ち下りエッジのみをタイミング動作に用いる構成が可能となり、マルチプレクサで生成した出力信号の品質向上とデマルチプレクサ回路の動作マージン増大に貢献している。信号品質は、4：1マルチプレクサが「世界最高」（同社）のジッタ283f秒（フェムト秒＝1000兆分の1秒）、1：4デマルチプレクサがクロックマージン250度という。

　今後同社は、2.5ギガビットインターフェース対応の16：1マルチプレクサや1：16デマルチプレクサなどの開発を進めるとしている。

　なお同チップセットの詳細は、2月15日よりカリフォルニア州サンフランシスコで開催されているInternational Solid-State Circuits Conference（ISSCC）2004で発表される。

富士通研究所