インテル、電流の漏れを100分の1以下にする新技術を開発

米Intel技術・製造本部、インテルフェロー、ロバート・チャウ氏

　「インテルは、SiO2ゲート酸化膜の薄膜化において10年以上業界をリードしてきた。だが業界ではSiO2に代わって、高い“k値”（高誘電率）と、リーク電流を押さえるために厚みのある素材を求めていた」（チャウ氏）。kとは、材料の誘電率定数で、トランジスタの性能に直結するものだという。

　そこでインテルが開発したのが、ゲート絶縁膜に「高誘電率ゲート絶縁材料（High-kゲート・ダイエレクトリック）」という新素材を採用し、さらに従来ポリシリコンを使用していたため高誘電率材料との相性が良くなかったとされるゲート電極にメタル材料を使用するというソリューション。この2つの技術を併用することにより、リーク電流を100分の1以下に抑制することができるという。

　High-kとメタルゲートを用いたソリューションの詳細は、明日都内にて開催されるゲート絶縁膜国際ワークショップ2003で紹介される。インテルでは同技術を導入した製品の量産開始時期を2007年としており、現在新トランジスタの設計を順調に進めているという。ただし同社では、同じようにリーク電流問題を解決するとされているトライゲートトランジスタとの研究も同時に進めており、「どの技術を推進していくか、現段階ではっきり方向性が決まっているわけではない。2007年の45nmプロセス導入に向けて、いろいろなオプションがあるということだ」（チャウ氏）としている。