MIRAIプロジェクト、32nm世代用ひずみGeチャネル構造トランジスタを開発

ニューズフロント2004年06月18日 17時19分
  • このエントリーをはてなブックマークに追加

 半導体MIRAIプロジェクトは、既存のSi LSI製造技術で製作可能な32nm世代LSI用「超薄膜ひずみGeチャネル構造トランジスタ」の開発に成功した。同プロジェクトが6月18日に明らかにしたもの。同プロジェクトは、「ひずみSiやSiGeなどの新しいチャネル材料で、既存の製造工程や装置を用いながら究極に近いトランジスタ性能を引き出すことができる」としている。

 2013年に量産が開始される見込みの32nm製造プロセスによるLSIは、現在の構造ではさまざまな物理限界によりトランジスタの電流駆動力(キャリア移動度)が向上せず、結果として処理速度が頭打ちになりかねないという。一方、「駆動力を高めようと電源電圧を高めれば、消費電力が増大し、温度上昇の問題が深刻化する」(同プロジェクト)。

 同プロジェクトは、微細化しても電流駆動力の高い超薄膜ひずみGeチャネル構造トランジスタを作る新しい手法「局所酸化濃縮法」を開発した。この手法は従来のSi LSI製造プロセスとの整合性を持ちながら、絶縁膜上にひずみGeの薄膜を容易に形成できるという。「32nm世代に対応可能な4.5nmまで薄膜化できることを実証した」(同プロジェクト)

 こうして製作したトランジスタの電流駆動力は、通常のSiトランジスタの10倍という「低電圧で究極に近い値」(同プロジェクト)を持ち、「表面チャネル型のpチャネルトランジスタとして世界最大の移動度を実現した」(同プロジェクト)という。

 なお、同プロジェクトは、新エネルギー・産業技術総合開発機構(NEDO技術開発機構)の委託プロジェクトで、次世代半導体材料/プロセス基盤技術の開発推進が目的。産業技術総合研究所の次世代半導体研究センター(ASRC)と技術研究組合超先端電子技術開発機構(ASET)が受託し、産学官が連携する形で研究を進めている。期間は2001年度〜2007年度の7年間。企業25社、大学の17研究室が活動に参加している。

半導体MIRAIプロジェクトのプレスリリース

  • このエントリーをはてなブックマークに追加