東芝とNECエレ、45nm世代のCMOSロジックプロセス技術を共同開発

エースラッシュ2005年11月09日 19時10分
  • このエントリーをはてなブックマークに追加

 東芝およびNECエレクトロニクスは11月9日、45nm世代のCMOSロジックプロセス技術を共同開発することに合意したと発表した。

 現在のシステムLSI市場で量産化されているのは、回路内の配線幅が90nmの「90nm世代」と呼ばれる製品だ。さらに、より一層の高速化や消費電力低減を目指して「65nm世代」や「45nm世代」のプロセス技術が開発されている。しかし45nm世代のシステムLSIを具現化するには、莫大な開発リソースの投入が必要不可欠となってくる。今回の合意はこのような背景から、LSIの開発負担を両社で分担するとともに、開発スピードの加速や性能・品質の向上による製品競争力の強化を目的としたものだ。

 具体的な内容としては、両社が東芝アドバンストマイクロエレクトロニクスセンターに技術者を集結し、CMOSの基幹プロセス技術を共同開発する。開発成果であるプロセス技術は両社がそれぞれの生産拠点に展開、混載技術など基幹プロセス以外の付加プロセスや差異化プロセスについては両社で協議の上、個別に扱いを決定していく予定だ。両社の役割としては、東芝が更なる稼働率向上の可能性を検討、NECエレクトロニクスは付加プロセスや差異化プロセス開発に注力する。

 両社では今回の共同開発を機に、設計環境や製品開発などの開発分野での協力、設備投資効率や稼働率の向上に向けた生産分野での協力など、より包括的な提携関係の構築について検討を開始している。

  • このエントリーをはてなブックマークに追加