「ナノテク研究で、半導体製造技術の革新を」--業界団体が呼びかけ

　ボストン発--半導体業界団体の関係者が米国時間10日、将来もチップの高速化と低価格化を推し進めるために、ナノテクノロジーに目を向けるべきだとメーカー各社に呼びかけた。

　半導体メーカー各社はこれまでほぼ2年ごとに、より高速で低価格なチップを出し続けてきているが、ある業界関係者によると、ナノテクロノジー--100nm（ナノメートル）以下の部品から製品を作り上げる科学が、今後もこの製造技術の進歩の維持に役立つ可能性があるという。

　ナノテクノロジーはこれまでに、プロセッサやメモリなどの半導体製造に適用可能な素材の生成や加工手段をいくつも発見していると、Semiconductor Industry Associationで技術部門のバイスプレジデントを務めるJuri Matisooは語った。

　Matisooは、ボストンで開かれたNano Science and Technology Institute主催の「Nanotechnology 2004」トレードショウで講演を行い、半導体メーカーに対して、新技術を生み出す源泉としてナノテク分野に注目し、可能な限り早急にこの分野を研究開発の対象に含めるよう忠告した。

　この考えの背景には、現在の製造技術の進歩が2011年前後--チップの世代にして、4〜5世代後には止まってしまう可能性があるとのSemiconductor Industry Association（SIA）の予想がある。同団体は 、世界中の半導体メーカーを代表する業界団体で、今後15年間の業界見通しを立てる役目を負っている。

　現在、最先端の半導体のサイズは約90ナノメートルだが、このまま製造技術を変えずにいくと、シリコンベースのチップを22ナノメートル以下のレベルに縮小することはほとんど不可能になるかもしれない。なお、22ナノメートルの製造技術を利用してつくられたチップは、ほぼ7年以内に登場するとされている。

　また経済的な問題もチップ製造技術の進歩を阻む要因となっている。現在、半導体製造施設の建設には、20〜30億ドルのコストが必要とされる。「4年ごとに半導体プラントの製造コストは倍増する」というRockの法則に従って、このコストが今後さらに増加していくことになる。

　「半導体業界は、技術的な面だけでなく、経済的な面でも、厳しい限界に突き当たろうとしている。これを乗り越えるために、我々は変わらなくてはならない」（Matisoo）

　MatisooやSIAはチップメーカーに対して、こうした潜在的な障害を克服するために、ナノテクの利用法を模索し、チップの性能を強化しつつ製造コストも引き下げる方法を開発するよう呼びかけた。厳密に言えば、Intelなどの100ナノメートル以下のコンポーネントから製品を作っているメーカーでは、すでにナノテクを利用していることになるが、しかしこの分野の研究開発への投資を増やすことで、チップメーカーは原子もしくは分子レベルで素材の操作を行い、それによって新しい特性をつくり出すことが可能となる。

　だが、そのための時間は限られている。SIAはこれまで以上に広範なナノテク研究を行うよう主張しており、しかもそれがいま必要だという。Matissoは各チップメーカーに対し、ナノテクと従来のシリコンチップ製造技術を組み合わせてシナジー効果が得られそうな研究を始めるよう呼びかけた。