現在量産に向け液浸リソグラフィ技術を採用したTIは、競合他社よりも速く進んでいる。IBMは32ナノメートルチップの製造に、2〜3年後に登場するNEMO液浸システムの導入を検討している。Intelは、45ナノメートルチップでの液浸リソグラフィ導入を避けたが、32ナノメートルチップでは採用する可能性がある。
TIは、45ナノメートルチップでの液浸リソグラフィ技術の採用により、ドライ露光の場合よりもさらに多くのトランジスタをチップに詰め込むことが可能になる。
「われわれにとっての第一の関心事は密度を2倍にすることだ。分析内容を吟味してみたが、ドライ露光のままで進み続ける方法はなかった。液浸リソグラフィはデザインルールに組み込まれている」と、Rickeot氏は述べている。
実際に45ナノメートルチップの出荷を始める時期は、チップメーカーによってさまざまだ。Intelは、「ムーアの法則」に沿ったほぼ2年ごとの新しい製造技術の投入という点においてこれまで最も順調だった企業の1つで、45ナノメートルチップの製造業者向け出荷を2007年後半に予定している。同社は、2005年の後半に65ナノメートルチップを最初に出荷した企業の1つだ。
TIは、製造業者に対する45ナノメートルチップのサンプル配布を2007年の後半に行い、2008年に製造を開始する予定だ。同社はまた、さまざまなチップについて、性能、価格、電力効率の組み合わせを最適なものに調整していく方針だ。さらに、同社の45ナノメートルプロセスによる高性能マイクロプロセッサに、メタルゲート技術を採り入れる計画もある。
シンポジウムでは、Motorolaから独立したFreescale Semiconductorも、電力消費を30%低減するという触れ込みのSOI(silicon on insulator)技術を披露する。しかし同社は、45ナノメートルチップにSOIを採用するかどうかは言及していない。
一方Advanced Micro Devices(AMD)は、45ナノメートルチップの製造を2008年の半ばまでに開始する予定だ。これは同社の計画を加速することを意味している。同社は65ナノメートルチップの出荷もまだ開始していない。もし2008年半ばの出荷を実現できれば、チップ製造でリードしているIntelとの差を縮められるだろうと、AMDの幹部は述べている。
製造技術の向上により、チップに搭載されるトランジスタ数が約2年ごとに倍増するというムーアの法則は、いつまで維持されるのだろうか。2012年〜2014年ごろに22ナノメートル世代のチップが登場すればそこで終わりかもしれない、という冷めた見方もある。この段階まできたとき、チップメーカーはトランジスタ以外の何かに信号を担わせる、新しい仕組みを導入しなければならなくなる。トランジスタをどこまでも縮小していくやり方では採算がとれなくなるからだ。
しかし、ナノワイヤなどの新しい材料によってトランジスタはさらに数年生き残ると見る向きも多い。トランジスタを小型化するのでなく垂直に積み重ねることによっても、現在は小型化によって実現している性能の向上やコスト削減などの恩恵を、チップメーカーは引き続き得ることができるだろう。
いずれにしても、トランジスタの小型化は2021年ごろには限界に近づいて、電子の流れをうまくコントロールできなくなるだろう。
この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ
CNET Japanの記事を毎朝メールでまとめ読み(無料)
ものづくりの革新と社会課題の解決
ニコンが描く「人と機械が共創する社会」
ZDNET×マイクロソフトが贈る特別企画
今、必要な戦略的セキュリティとガバナンス