インテル、エクサスケールに向けた研究を解説

　インテルは3月4日、エクサスケールコンピューティングに向けた同社の取り組みについて説明会を開催した。Intel シニアフェロー 兼 インテルアーキテクチャ事業本部 CTOのStephen Pawlowski氏は、「医療用画像処理では今後数秒単位での処理が求められるようになるだろうし、きめ細かな気候シミュレーションでも高速処理が求められ、エクサスケールマシンが必要になる」と述べ、「今後こうしたニーズにどう対応するか、そしていかにして量産レベルに持っていくかが課題だ」とした。

Intel シニアフェロー 兼 インテルアーキテクチャ事業本部 CTO Stephen Pawlowski氏

　エクサスケールコンピューティングは、単に性能のいいマシンを組み合わせるだけで実現するものではない。現在のトップマシンの命令実行、浮動小数点演算、キャッシュやDRAMの読み出し、ICファブリックでのバイト転送といった動作に必要な消費エネルギーをエクサスケールシステムに置き換えると、4ギガワットもの電力が必要になるという。「こんな電力を使うわけにはいかないし、これほどの電力を供給できる発電所もない。アーキテクチャやプロセスなどを向上させることで電力効率も高まってきてはいるが、それでも消費電力の増加を10倍に抑えつつ性能は1000倍にする必要がある」とPawlowski氏は説明する。

　そのため、「今後は製品設計の優先事項にパラダイムシフトが必要だ」とPawlowski氏。例えばこれまでは、動作周波数を向上させてシングルスレッド性能を上げることに注力していたが、今後はアプリケーションの並列処理をサポートし、スループット性能の向上を考えるべきだという。また、プログラミングの生産性よりも、省エネルギーが実現できるアーキテクチャ機能を優先すべきだとしている。

　では、エクサスケールコンピューティングに向けてインテルではどのような研究をしているのだろうか。そのひとつとしてPawlowski氏は、DRAMアーキテクチャの改良を挙げた。「DRAMにアクセスするする際にデータを取得するが、プログラミングで使うデータをすべて抽出するのではなく、多くの場合一部のデータを読み出すのみだ。そこで、必要なデータだけ吸い上げることで電力効率を上げる方法が考えられる。例えば、CPUをメモリに近づけるといったことだ」とPawlowski氏。この研究はまだ初期段階だというが、今後どのようなメリットがあるのか検証を続けるという。

　また、プロセッサの集積率を高める研究も行われているが、「マルチコア設計を進めると、インターコネクトの面積と消費電力に課題が出てくる」とPawlowski氏。例えば、同じ帯域幅でコア数が増加した場合、リングでは面積が大幅に増加し、クロスバーではエネルギー消費量が極端に増加するといった課題があるのだ。そのためPawlowski氏は、「異なるタイプのインターコネクトが必要で、現在研究中だ」としている。

　さらに、新しいパッケージングソリューションについては、「メモリのスタッキングをCPUのダイの上に載せる方法は効率が良く、すでに携帯電話業界では始まっている。今はハイパフォーマンスコンピューティング分野でもコスト効率良くメインストリームで使えるかどうか検討中だ」としている。

　ほかにもPawlowski氏は、長距離伝送で電力効率を最大化できるシリコンフォトニクスの研究を進めていること、また、ハードウェアとソフトウェアの協調設計が必要であることなどを挙げた。

　Pawlowski氏によると、研究中の技術は徐々に製品に組み込まれていく予定で、「2020年ごろにはすべて実現しているだろう」と述べた。