インテル、45ナノメートル製造プロセスによる試作チップを披露

文:Michael Kanellos(CNET News.com)
編集校正:坂和敏(編集部)
2006年01月26日 13時23分
  • このエントリーをはてなブックマークに追加

 Intelが、将来に向けた45ナノメートルプロセスの開発が予定通り進んでいることを明らかにした。

 Intel(本社:カリフォルニア州サンタクララ)のプロセスアーキテクチャおよび統合担当ディレクター、Mark Bohrによると、同社は45ナノメートルプロセスを使ったチップの試作品開発に成功しており、2007年後半にも、同プロセスで製造したプロセッサやフラッシュメモリなどのチップ製品を出荷する可能性が高いという。

 この試作品は153MビットのスタティックSRAMメモリチップで、今月に入って製造に成功した。同チップは10億個以上のトランジスタを集積しながら、Intelが2000年に当時最新の130ナノメートルプロセスで製造した18メガビットの試作SRAMチップとほぼ同サイズに収まっている。45ナノメートルで製造した試作チップのメモリセルは、130ナノメートルプロセスが2.45平方ミクロンだったのに対し、0.346平方ミクロンとなっている。

 これらのナノメートル値は、トランジスタのサブコンポーネントの平均サイズを示している。ミクロンは100万分の1メートル、1ナノメートルは10億分の1メートルで、人間の毛髪は直径約60〜90ミクロン。

 これらのチップはまだ試作段階だが、Intel全体の製造戦略が予定通りに進行していることを示す重要なマイルストーンになる。ただし、Intelが将来のチップ製造技術として支持するEUV(超紫外線露光技術)の開発には遅れが出る可能性もある。

 Intelや、ほかの主要チップメーカーは、大半がムーアの法則に従って自社のチップの集積密度を2年ごとに倍増させている。このようにして集積密度を高められれば、チップ全体の性能が向上するほか、消費電力やチップの製造コストも引き下げられる。

 チップメーカーは、2年ごとに製品の性能を倍増させながら、競合他社よりも高速かつ安価なチップを先に投入して、優位を維持するか、少なくとも不利になることを回避する(ムーアの法則は現在も有効で、移行間隔がおそらく広がるとは思われるものの、2020年ごろまでいまの形のまま存続する可能性が高い)。

 Intelはこれまで、自社の製造知識を活用し、ライバルのAdvanced Micro Devices(AMD)を抑えてきた。現在、Intelは65ナノメートルプロセスでチップを製造しているが、AMDが同タイプのチップを投入するのは今年後半以降になる。Intelの最新チップと製造技術の利点がAMDの躍進を抑えられるかどうかは、2006年の大きな話題の1つだ。

 チップ製造技術の移行は長年の間に何度か行われてきたが、この45ナノメートルプロセスへの移行はそのなかでもより難しい部類に入ると多くのチップ設計者に考えており、そのことからこの移行がいっそう興味深いものになる可能性がある。これらのチップには消費電力や性能に関して非常に高い条件が求められることから、メーカー各社はチップを正しく動作させるために、馴染みのない素材や新たな構造をトランジスタに追加することを余儀なくされている。

 「毎回少しづつ難易度が上がっているが、われわれは新しい技術を生みだし、なんとか前進を続けてきている」(Bohr)

 製造プロセスの移行に失敗すれば、プロセッサの投入が遅れたり、リコールにつながる可能性もある。一部のチップメーカーでは130ナノメートルプロセスへの移行時にこうした問題に直面していた。この時には、インターコネクトと呼ばれるチップ内部の微細なワイヤーに使われていた素材を、それまでの銅からアルミニウムに変更していた。

 Bohrは、Intelが45ナノメートルプロセスのチップにどんな技術を盛り込んでいるかは明らかにしなかった。同社は過去に、トライゲート技術をつかったトランジスタや新しいタイプのゲートが含まれる可能性があると述べていた。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

  • このエントリーをはてなブックマークに追加