logo

Tabula社、インテル社の3次元トライゲート・トランジスター採用 22nm プロセス技術導入を表明

Tabula社 2012年02月27日 16時40分
From JCN Newswire

Tokyo, Feb 27, 2012 - ( JCN Newswire ) - ネットワーク・インフラストラクチャ・システム向けの最新プログラマブル・ロジック・ソリューションのプロバイダであるTabula社(米国カリフォルニア州サンタクララ、 デニス・シーガー(Dennis Segers)CEO)は2月21日(米国時間)、次世代3Dプログラマブル・ロジック・デバイス(3PLD)製品にインテルの3次元トライゲート・トランジスター採用22nm プロセス技術および共同で最適化したパッケージング技術を採用することを明らかにしました。これはTabula社とインテル技術製造統括本部カスタム・ファウンドリー部門間の製造委託契約によって可能となったものです。3PLDファミリは、Tabula社の3D Spacetimeアーキテクチャに基づいて設計され、スイッチ、ルーター、パケット・インスペクション、およびその他の高性能システムのような、高バンド幅データフロー処理能力を要求するネットワーク・インフラストラクチャ・システムに高性能かつ高コスト効率のソリューションを提供します。最先端プロセス技術と革新的なアーキテクチャの組み合わせにより、Tabula社のPLDは伝統的なFPGA構造のチップよりもチップサイズを大幅に縮小することが可能となります。

Tabula社の製造技術担当バイスプレジデントでPLDプロセス技術のベテランであるダニエル・ギトリン(Daniel Gitlin)は今週のEthernet Technology Summitで、急増するバンド幅需要をサポートするには限界に達している従来のFPGAテクノロジーに代わるTabula社の3PLD戦略について発表しました。このサミットはカリフォルニア州サンノゼ市のDoubletreeホテルで開催され、ギトリンは最新イーサネット・テクノロジーにおける40/100GbEに焦点を絞った高レベルなパネル討論である「イーサネット・チップセット」セッションに登壇しました。このセッションは2月22日(火)の3時10分からおこなわれました。

ギトリンは「インテルの3次元トライゲート・トランジスター採用22nmプロセス技術による革新的な製造技術は、インテルが2007年に高誘電率メタルゲート(High-K Metal-Gate)採用の45nmプロセス技術を導入して他社に先行したのと同様に、わが社に競合他社に対する数年間のリードを可能とするでしょう。我々はこのブレークスルーがプログラマブル・ロジック業界でのわが社のリードをさらに大きくしてくれると信じています」と語っています。

3Dプログラマブル・ロジック・デバイスでインターコネクトを減らす

伝統的なFPGA構造においては、複雑な回路の設計者は内部遅延を最小限に抑え、動作周波数をできるだけ高くしたいためチップ間インターコネクトをいかに最適化するかが最大の問題となっています。FPGAの回路規模が大きくなるに従い、また100 Gigabit Ethernetの実現が要求されるようになるにともない、伝統的なFPGAはその性能限界に近づき、データがメモリとI/Oポートの間を移動する時やDSPおよび論理演算機能を実行する際にボトルネックが見え始めています。これらの限界を打破するために、Tabula社の斬新なプログラマブル・ロジック構造Spacetimeは、伝統的なFPGAに比べて劇的に短いインターコネクト、および論理回路、DSP、メモリ、およびインターコネクトなどを含む回路全体を同じ周波数でクロック動作させる能力を備え、バランスに優れたアーキテクチャを提供します。そのために、Spacetimeアーキテクチャは機能を実行するために必要な素子数を減らし、小型化、高性能化、コスト効率の改善などが可能な、広範囲なアプリケーション、長距離通信、エンタープライズ・ネットワーキング、およびワイヤレス・インフラストラクチャなどの市場に適したチップを実現するための第3の次元として「時間」を使用しています。

インテル コーポレーション 技術製造統括部門 副社長のスニット・リッキー氏は「インテルの3次元トライゲート・トランジスターは性能向上とエネルギー効率の改善の両方を同時に実現できる、これまでに例を見ない革新的ブレークスルーです。このテクノロジーを利用することにより、インテルとTabula社のような製造顧客企業は卓越したコンピューティング能力を備えた製品を市場に提供することができます。インテルは、当社が提供する22nmプロセス技術と設計手法を用いてTabula社の3PLDファミリの最適化を図るために製品デザイン・サイクルの全般を通してTabula社と密接に連携して来ました」と語っています。

インテルの22nmプロセスとABAXファミリに導入されたSpacetimeアーキテクチャの強化された機能を利用することにより、Tabula社の22nm製品は従来に増して一段と複雑で高性能なシステムの要求条件を満たすことができると期待されています。

Tabula社のデニス・シーガー(Dennis Segers)CEOは「Tabula社の使命は、FPGAの限界を超える大容量・高性能プログラマブル・ロジック・デバイスの利点を1,100億ドル規模のカスタム・ロジック市場に提供することにあります。この製造委託契約により、Tabula社は世界最高のプロセス技術、量産技術および斬新なPLDアーキテクチャを結合させ、先進的なプログラマブル・ロジックをユーザーに提供できるようになりました。これらはすべてTabula社が独立系プログラマブル・ロジックのリーダーとして成長して行くために不可欠な要素であります」と語っています。

ABAXファミリに詳細についてはWebサイト www.tabula.com/products リンク をご覧ください。

ABAXについて

Tabula社で現在量産中のABAXファミリは、40nmプロセスで製造されており、1.6GHzのクロック速度で動作します。ABAXファミリのために開発されたSpacetime 3Dプログラマブル・ロジック・アーキテクチャは、標準的なFPGA構造と決別した新しいPLD構造を採用したことにより一段と高性能かつ高コスト効率のソリューションを提供します。さらに、デザイン・フローは、RTLからシリコンへのコンパイルのために合成、配置、および配線ツールを用いているFPGAやASICのデザイン・フローとよく似ており、使いやすくなっています。そのため、設計者は自分のデザインをTabula社のプログラマブル・デバイスに変換するための学習時間を極めて短くすることができます。

Tabula社について

Tabula社は株式非公開ファブレス半導体企業で、3Dプログラマブル・ロジック・デバイス(3PLD)であるABAXファミリを開発しています。Tabula社の汎用3PLDであるABAXファミリは、同社が特許を持つSpacetime(スペースタイム)アーキテクチャを基盤とし、開発ソフトウェアであるStylus(スタイラス)で設計します。量産価格において新たなベンチマークとなる性能を達成するPLDであり、FPGAアプリケーションのみならず、これまでASICやASSPだけが利用されてきたアプリケーションにおいても、リ・プログラマブル性を実現することができます。米国カリフォルニア州サンタクララに本社を置くTabula社は100名を超える従業員を有し、業界のベテランや成功を収めた起業家から成る経営チームを組んでいます。Tabula社には、持続的な市場リーダーシップへの長期的な視野を有する一流投資家が投資しています。詳しい情報は、Webサイト( www.tabula.com リンク )をご覧ください。

※Tabula、Tabulaのロゴ、ABAX、ABAXのロゴ、Spacetime、Spacetimeのロゴ、Stylus、Stylusのロゴ、および文中で指示されたその他のブランドは、アメリカ合衆国およびその他の国々におけるTabula社の商標です。他のすべての商標はそれぞれの所有者の財産です。(c) 2012Tabula、Inc. 著作権所有

Tabula社リリースに関する問い合わせ先:
Sabrina Joseph, Managing Partner
Morphoses, Marketing Communications Firms
Tel: +1-408-236-7373
Email: tabulapr@morphoses.com

株式会社日本パブリックリレーションズ研究所
Tabula社 広報担当:横田
Tel:03(5368)0911
Email: kazuaki.yokota@japan-pri.jp

概要:Tabula社

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。