富士通研究所、結晶格子の歪みを高精度で測定する解析技術を開発、次世代LSIの製造プロセスに利用可能

　富士通研究所は7月11日、結晶格子の微小な歪みを、従来の10倍の精度で短時間に計測できる透過型電子顕微鏡像の解析技術を開発したと発表した。この技術により、次世代半導体CMOS（Complementary Metal Oxide Semiconductor）LSIの製造プロセスで発生する歪みを迅速に最適化し、トランジスタ性能を向上できるという。

　半導体結晶格子の歪み測定については、収束電子線回折法など、透過電子顕微鏡を利用したさまざまな方法が利用されている。しかし、結晶格子間隔の0.1％程度の精度でしか歪みを測定できず、歪みが約0.01％でも影響を受けるCMOS LSIの製造プロセスには不十分だった。

　今回開発したのは、収束電子線回折法（CBED）の透過像や、回折像中に存在する複数の高次回折線（HOLZ線）の位置を、正確かつ自動的に計測し、結晶格子間隔を決定する方法。この計測技術により、結晶格子間隔の0.003％と、従来の10倍以上の精度で歪みを計測できることを検証したという。また、測定も2時間以内で完了し、従来の10分の1に短縮した。

　同研究所では、「今後も他のプロセスにおける歪量変化について定量的な測定を行い、次世代LSIプロセスの開発に貢献したい」と述べている。

富士通研究所のプレスリリース