米AMD、はやくもOpteron後継チップの準備へ

　カリフォルニア州サンノゼ発--わずか6カ月前にOpteronチップをリリースしたばかりのAdvanced Micro Devices（AMD）が、後継チップの投入を2005年に計画していることを明らかにした。

　AMDは、新世代チップの基盤アーキテクチャ、もしくは設計図となる、K9の準備を「死に物狂いで進めている」と、同社計算処理製品グループ担当の最高技術責任者（CTO）Fred Weberが、当地で開催中のMicroprocessor Forumにおいて、米国時間15日に行われたインタビューの中で語った。

　Weberによると、このK9アーキテクチャをベースにしたチップは、少なくともサンプル出荷の形で、2005年後半までにリリースされることになりそうだという。このプロジェクトの責任者を務めているのは、 Randy AllenというAMDのエンジニアだ。

　チップベンダー各社は、新しいアーキテクチャを3〜4年周期でリリースするが、消費電力とトランジスタの小型化が原因で、この開発プロセスを維持するのもだんだん難しくなってきている。2003年リリースのOpteronのベースとなったK8アーキテクチャは、Weberが1999年に同カンファレンスで'発表したものだ。K8デザインをベースにした各種チップは、当初2001年末の出荷が予定されていた。

　Weberは、K9の技術的な詳細については明らかにしなかったが、同アーキテクチャをベースにしたプロセッサは、チップの「頭脳」にあたるチップコアを複数搭載し、複数のアプリケーションスレッドを実行できるようになる可能性が高い。Weberをはじめとする複数のカンファレンス参加者の話では、2基以上のコアをプロセッサに搭載すると、比較的効率良くパフォーマンスを向上できるという。Weberは、実際にはOpteronも2基目のコアを追加できるように設計されていると指摘した。

　「我々はマルチコアの製品を出すことになる」（Weber）

　AMDではまた、今後登場するチップにスレッド機能を追加することも検討している。同時マルチスレディングでは、1基のチップが2つのアプリケーションあるいは同じアプリケーションの2つの「スレッド」を同時に実行することができ、タスク完了までの時間を短縮することができる。ただし、スレッディングはマルチコア技術ほどには全体のパフォーマンス向上につながらないと、Weberは述べている。

　アナリストによると、今後数年以内に登場するチップの大半は、マルチゲート・トランジスタや歪みシリコンレイヤといった、新しい素材や構造を数多く採用したものになりそうだという。