logo

ザイリンクスのISE Design Suite 13、7シリーズFPGAへの本格対応と、新しいチーム デザイン フローによりシステム レベルの生産性向上を実現

ザイリンクス社 2011年03月09日 11時38分
From JCN Newswire

Tokyo, Mar 9, 2011 - ( JCN Newswire ) - ザイリンクス社(本社:米国カリフォルニア州サンノゼ、NASDAQ:XLNX)は3月8日(米国時間)、ISE(R) Design Suite 13の発売を発表した。この新しいバージョンでは、定評のあるデザイン ツールとIP群に、システム オン チップのデザインチーム全体に生産性向上をもたらすさまざまな機能強化が盛り込まれた。Spartan(R)-6やVirtex(R)-6 に加え、業界をリードする200万ロジックセル搭載のVirtex-7 2000Tデバイスを含む最新の7シリーズFPGAの各サブファミリ向けのプラグ アンド プレイIPを提供する。開発期間とコストの削減を念頭に改善されたISE Design Suite 13では、検証作業が加速されたことに加え、IP-XACT対応のプラグ アンド プレイIPや新しいチーム デザイン手法が加わり、デザイン サイクルを短縮しながら、複数のエンジニアが並行して作業を行ってもタイミングの再現性を実現できるようになっている。

ザイリンクスは、スタックド シリコン インターコネクト テクノロジを採用したVirtex-7 2000Tデバイスなど数百万ゲート相当の集積度を持つFPGAにより、ワンチップ上でシリアル、パラレル、デジタルの信号処理の組み合わせを可能にしたり、最大28Gbpsのトランシーバ性能などを実現したりしてきた。このような極めて複雑な設計では、飛躍的な生産性向上が求められる。しかしながら、「国際半導体技術ロードマップ(ITRS : International Technology Roadmap for Semiconductors)」によると、生産性の向上を維持するには 50%の設計サイクルの短縮が業界標準のニーズとされている。現在、設計サイクルの半分以上は検証作業に費やされているが、ISE Design Suite 13の新しいハードウェア コシミュレーション機能や AMBA(R)4 AXI4(アドバンスト エクステンシブル インターフェイス)バス機能シミュレーション モデルは、検証チームにダイレクトに生産性の向上をもたらす。

検証期間の短縮

ザイリンクスの豊富な開発ボードやキット、ISE Simulatorを使用すると、これまで数時間を要していたシミュレーション作業が数分で済むようになる。また、リアルタイム シミュレーションでは開発中のブロックはそのままにした状態で、実装済みのブロックのみをテストすることができる。これによって、検証作業がネイティブ シミュレーションの場合と比較して100倍速くなる。さらに、新しいオプションであるAXI4バス機能モデルにより、ユーザーの独自IPのインターコネクト ロジックの検証が加速され、その結果全体的な生産性の向上をもたらす。

新しいチーム デザイン フロー

ISE Design Suite 13のもうひとつの新しい点は、チーム デザイン メソドロジ(ホワイトペーパー「チーム デザインで生産性を向上 *1」を参照)で ある。開発者のグループが作業を並行して進められるデザイン手法を提供し、ひとつのプロジェクトに複数のエンジニアが取り組む際の課題に対応している。

「システムオンチップの設計には、その複雑性から、ひとつのデザインに国際的な開発チームが取り組めるような環境が求められます。複数のエンジニアがHDLを開発するだけでなく、システム デザイン全体の合成と実装を行う担当のエンジニアをそれぞれ置かなければならない場合もあります。さらに、デザイン内の各モジュールを複数の企業にてエンジニアが別々に開発することもあり得ます」と、ザイリンクスのISE Design Suiteマーケティング担当シニア ディレクターのトム フィースト(Tom Feist)は述べている。

新しいチーム デザイン フローは、ISE Design Suite 12で導入されたデザイン プリザベーション機能を基本としており、ISE 13ではさらに機能性が改善され、デザインの完成部分を、残りの完成を待たずに先に実装結果を得て確定させることができる。この新機能は、インテリジェントなクロック ゲーティングにおいてダイナミック消費電力を最大30%削減したり、デザインの未完成部分の速いタイミング クロージャやタイミング維持を実現したりするなど、高度な最適化機能を提供する。これにより全体的な生産性が向上し、デザイン反復を減らすことができる。

IP-XACTサポートのプラグ アンド プレイIP

ISE Design Suite 13では、デザインの再利用が加速されるよう、ザイリンクスのプラグ アンド プレイ イニシアチブ(ホワイトペーパー「プラグ アンド プレイIPへの道を開くAXI4インターコネクト*2」を参照)に沿った新しいオープン スタンダードを実現している。これにより、ザイリンクスおよびサードパーティ製のIPによる開発が容易になり設計期間の短縮を支援する。今回のリリースでは、新たにAXIインターコネクトの環境設定オプションが加わり、そのAXI4インターコネクトを使って接続されたシリコンではフット プリントを50%減らすことができる。高性能AXI4システムの場合、インターコネクトとメモリ インターフェイスにおいて最大20%高い帯域幅が得られ、ユーザーは、性能か面積かのいずれかに合わせて容易にシステムをカスタマイズし、最適なシステム トポロジを実現することができる。

また、ザイリンクス アライアンス プログラム メンバーには、IP-XACTに基づいたIP Packagerが新しく提供される。アライアンス メンバーはこのIP-XACTに基づくIP Packagerによって、独自のIPを CORE Generator(TM) IPリポジトリから簡単にアクセスできるようにパッケージングすることができる。IP-XACTは、ザイリンクスのIPあるいはアライアンス プログラム メンバーのIPであるかを問わず、一貫したユーザー体験を実現する。ISE Design Suite 13はすでに50種のザイリンクスIPコアがIP-XACTに対応しており、さらに1年以内には、すべてのザイリンクスIPコアがIP-XACTに対応する予定である。今後のリリースでは、顧客IPのデザイン再利用についても同じ機能を提供する予定である。

ザイリンクス アライアンス プログラムのプレミア メンバーであるNorthwest Logic社の社長、ブライアン ダーレンバッハ(Brian Daellenbach)氏は、「エンドユーザーが当社のIPを容易に理解して使用できるようにすることは、非常にクリティカルな問題です。ISE Design Suiteの新しいIP Packagerによって、使い慣れたCORE Generator環境で当社のIPを使用することができるようになります。これにより、ユーザーはデザイン上で当社のIPを容易にコンフィギュレーションすることができるようになります」と述べている。

ザイリンクスはまた、暗号化されたIPのシミュレーション作業を容易にするため、AXI3あるいはAXI4プロトコルをサポートするAXI BFM向けに、IEEE P1735準拠シミュレーション モデルを業界で初めて提供している。これは主なサードパーティ製シミュレータとも相互運用性がある。完全機能版のIEEE P1735暗号化フローは、今年後半にアライアンス プログラム メンバーに配布される予定である。

無線通信基地局やビデオ、ビーム フォーミングといった線形代数の実装を必要とするアプリケーション向けに、CORE Generator内に新しく柔軟な設定が可能なLinear Algebra LogiCORE(TM) IPコアが用意された。このIPコアには、行列の加減乗算や、行列とスカラーの乗算といった行列演算が実装されている。

さらにISE 13では、組み込みプロセッサとして高い実績のあるMicroBlaze(TM) プロセッサを提供している。冗長性とエラー検知を必要とするシステムにおいて、MicroBlazeプロセッサはメモリ保護を行うだけでなく、ロック ステップ方式の複数のMicroBlazeプロセッサを持つことによって冗長性が確保でき、高信頼性の要件に応えることができる。ソフトコアMicroBlazeプロセッサは、プロセッサとコンパレータ ロジックが、使いやすい統合IPブロックの形で提供されるため、ATMなど頻繁なエラー検知が必要なセキュリティ性の高い用途でも安全にデザインに使用できる。

新しいDocumentation Navigator

ザイリンクスの新しいDocumentation Navigatorは、表示や発見、検索、ダウンロードなどドキュメンテーション管理のさまざまな作業を効率化する。Documentation Navigatorは、ザイリンクスの各種FPGAデバイス、ソフトウェア、ボード、ターゲット リファレンス デザインなどのドキュメンテーションを、ひとつの使いやすい環境にまとめてくれる。これはスタンドアロンのツールで、生産性の向上と、必要な答えをすぐに発見できることを目的に用意されている。Xilinx Documentation Navigatorは リンク でダウンロードできる。

価格設定と供給体制

ISE Design Suite 13はすでに全エディションの出荷を開始しており、価格はLogic Editionの2,995米ドルからとなっている。また、32ビット、64ビット両方のWindows 7をすでにサポートしている。30日間の完全機能評価版をザイリンクスのウェブ サイトから無料でダウンロードできる。ISE Design Suite 13の入手や、消費電力/コスト削減を実現するメソドロジおよび生産性などの詳細情報は、 リンク を参照されたい。

*1
リンク
*2
リンク

ザイリンクスについて

ザイリンクス(NASDAQ:XLNX)は、プログラマブル プラットフォームのリーディング プロバイダである。詳しい情報はWebサイト リンク で公開している。

※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。AMBAはEUおよびその他の国のARMの登録商標です。その他すべての登録商標は、それぞれの所有者に帰属します。

このプレスリリースに関するお問い合わせは下記へ
ザイリンクス株式会社 マーケティング本部 竹腰
東京都品川区大崎1-2-2 アートヴィレッジ大崎セントラルタワー 4F
TEL:03-6744-7740
FAX:03-5436-0532

株式会社井之上パブリックリレーションズ ザイリンクス広報担当 鈴木/関
東京都新宿区四谷4-34 新宿御苑前アネックスビル 2F
TEL:03-5269-2301
FAX:03-5269-2305

下記のザイリンクス株式会社Web サイトもご参照ください。
トップページ: リンク
プレスリリース(日本語): リンク
このリリースの全文は次のURLを参照のこと:
リンク

概要:ザイリンクス社

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。