logo

インテル、2006年および2007年のロードマップを発表--低消費電力化をアピール - (page 2)

Michael Kanellos (CNET News.com)2005年08月24日 12時00分
  • このエントリーをはてなブックマークに追加

 Merom、Conroe、Woodcrestを支える新しいアーキテクチャは、技術的な改善点も多く含んでいるが、同時に、以前の設計に立ち返ってもいる。Intelのデジタルエンタープライズグループ担当バイスプレジデントSteve Smithによると、これらのチップが持つパイプラインのステージ数は14だという。パイプラインは、チップ内にある組立てラインのようなものである。ステージ数が多くなるほど、チップのスピードは速くなるが、消費電力は増加する。

 Pentium IIやPentium IIIなどのチップでは、同じようなサイズのパイプラインを持っていた。しかし、Pentium 4では、発表当初は20段だったが、最近のチップでは31段に達している。アナリストの多くが、Pentium 4が持つ消費電力量に関する問題は、パイプラインの長さにも原因があると批判していた。

 Smithによると、Merom、Conroe、Woodcrestなどのチップは、Hyper-Threading Technologを含まないという。Hyper-Threading Technologは、消費電力の低減を目的に、単一のコアに複数のタスクを同時に実行させるための技術である。しかし、新しいアーキテクチャをベースにした今後のチップには、こうしたスレッディング技術は実装されるであろうとSmithは付け加えた。

 また、Smithは、これらのチップに搭載されるコアは、IBMのデュアルコアチップPower 4と同様に、単一のキャッシュを共有するであろうと述べた。AMDとIntelの現行のデュアルコアチップでは、個別のキャッシュを持っている。

 さらに、これらのチップは、改善されたout-of-order実行機能を備える。そのため、特定のタスクを、他の計算が終了するのを待たずに完了でき、性能の向上につながっている。

 AMDの「Opteron」プロセッサと異なり、Intelが今後予定しているチップは、統合メモリコントローラを含んでいない。多くのアナリストは、統合メモリコントローラにより性能が向上すると考えている。これについて、Intelでは、アーキテクチャ変更にまず取り組みたいと説明している。将来において、同社では、チップにメモリコントローラを統合し、データをメモリから取得する可能性がある。

 Intelが取り組んでいる新しいアーキテクチャには、名前がまだ付いていない。「意図的に名前を付けなかった」とOtelliniは述べた。Pentium 4を支えるアーキテクチャはNetBurstとして知られている。Intelは、NetBurstを発表した際、同アーキテクチャが10年は存続するだろうと宣言した。しかし、同アーキテクチャは、発表から6年間のうちに段階的に消えていくこととなった。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

CNET Japanの記事を毎朝メールでまとめ読み(無料)

-PR-企画特集

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]