NECエレクトロニクス、高速動作/低消費電力を両立する65nmノードCMOSトランジスタを開発

ニューズフロント2003年12月12日 16時41分
  • このエントリーをはてなブックマークに追加

 NECエレクトロニクスは、65nmのテクノロジーノードを用いたCMOSトランジスタを開発した。同社が12月12日に明らかにしたもの。同トランジスタのゲート長は43nm。同社では「システムLSIで重要度が増す、高速動作と低消費電力の両立が可能になる」としている。

 トランジスタの微細化を進めると、ゲート絶縁膜の薄膜化の影響で、ゲート漏れ電流と待機電流の増加という問題が生ずる。そのため90nmノードまでのLSI製造時には、異なる値のしきい値電圧や異なる膜厚のゲート絶縁膜を持つトランジスタを単一LSI上に形成し、高速化と低消費電力化に対応していた。「しかし65nmノードでは、微細化に伴って増え続ける消費電力を、性能を向上させつつ更に低減する技術が要求される」(同社)

 こうした要求に応えるため同社が開発したトランジスタは、以下に示す優れた特性を示すという。

  • 電源電圧1.2Vにおいて、トランジスタの負荷駆動能力を示すオン電流の値が、Nチャネル型MOSFETで1150μA/ミクロン、Pチャネル型MOSFETで550μA/ミクロン
  • 電源電圧0.8Vという低電圧下においても、オン電流がNチャネル型MOSFETで590μA/ミクロン、Pチャネル型MOSFET で240μA/ミクロン

 そのほかの主な開発成果は以下の通り。

  • 速度および消費電力最適化を達成する可変電源電圧スキームの導入:
 高速動作と低消費電力の両立を図るため、電源電圧1.0Vの通常動作モードに加え、1.2Vのハイスピードモードと0.8Vのパワーセーブモードを設けた。高速動作が必要な場合は、電源電圧を1.2Vまで昇圧してトランジスタのオン電流を増やす。消費電力を抑えたい場合には、0.8Vまで降圧して動作時および待機時の消費電力を下げる
  • ゲート絶縁膜と含有窒素量の最適化による長期信頼性の実現:
 ハイスピードモードにおけるゲート絶縁膜およびトランジスタの長期信頼性を確保するため、絶縁膜の膜厚や含有窒素量を最適化した。これにより、1.2V動作での長期信頼性寿命10年を確保
  • トランジスタの駆動能力を高める技術の開発:
 パワーセーブモードで負荷駆動能力を維持するため、ソース/ドレイン拡散層抵抗を低減させるニッケルシリサイド技術、寄生抵抗を低減するソース/ドレイン形成技術、ゲート電極を覆う窒化膜の膜ストレス制御による移動度向上技術を新たに開発。その結果、低電圧状態でも十分な負荷駆動能力を得られた

NECエレクトロニクスのプレスリリース

  • このエントリーをはてなブックマークに追加