日立など、LSIの高速性能と低消費電力を両立する技術を開発

　日立製作所半導体グループは米国カリフォルニア大学バークレー校と共同で、LSIの高速性能と低消費電力化を両立させる二電源方式回路技術を開発したと2月10日発表した。同技術を用いて算術論理演算回路（ALU：Arithmetic Logical Unit）を試作した結果、「単一電源方式に比べ、動作周波数をわずか2.8％の低下に抑えつつ、約25％の消費電力低減を確認した」（同社）。

　IT機器の中核となるLSIの消費電力は、高性能化や高機能化に伴ってますます増加する傾向にある。その解決策としてLSIの動作電圧の低電圧化があるが、これを行なうだけでは動作周波数が低下してしまう。この問題に対応する技術として、高速性が要求される回路には比較的高い電圧、それ以外の回路には低い電圧を印加する二電源回路技術がある。

　しかしこれまでの二電源回路技術は、高い電圧を使用する回路と低い電圧を使用する回路の配置や配線方法が複雑になるなどの問題があった。

　今回開発した技術では、高い電圧と低い電圧を使用する各回路について、Siウェハ上の回路基板を共有できる「ウェル共有型回路方式」を開発した。これにより、「二電源方式が単一電源方式の場合とほぼ同等の手順で設計可能となった」（同社）。さらに、電圧レベル変換回路と論理回路の機能を統合した「ドミノ型レベル変換回路」を開発したことで、信号のレベル変換に伴う遅延時間増加を抑制できるという。

　日立製作所とカリフォルニア大学バークレー校は、この研究開発の成果をサンフランシスコで2月9日からで開催される「国際固体素子回路会議（ISSCC：International Solid-State Circuits Conference）」で共同発表する。

日立のリリース