米IBM、ワンチップにスーパーコンピュータの性能を詰め込む

　米IBMとテキサス大学は共同で、今日の多くのスーパーコンピュータよりも高速な、秒間1兆もの計算が可能なプロセッサを構築していく予定だ。

　このチップ開発に用いられるTRIPS（Tera-op Reliable Intelligently adaptive Processing System）アーキテクチャは、同大学の研究者によって考案されたもの。しかしIBMによれば、このアーキテクチャは、テキサス州にあるIBMオースティン研究所とのコラボレーションを通じて、現実のものとなるという。米国防総省高度研究計画局（DARPA：Defense Advanced Research Projects Agency）は、この取り組みに対して1110万ドルの研究資金を投入している。

　TRIPSアーキテクチャの心臓部には、block-oriented executionと呼ばれる新しいコンセプトが用いられているとIBMは説明する。多くのプロセッサでは、同時に数個の処理しか行えないのに対し、TRIPSをベースとしたプロセッサでは、それらの計算を巨大なブロックとしてまとめて処理できるのだという。

　秒間1兆もの計算ができるテラプロセッサは、2010年までは登場しないだろう。だが、研究者側では、4つのプロセッサコアを使ったチップの試作品を用意している。これは、3年未満で登場すると見られている。

　この4つのコアを使ったプロセッサでは、個々にクロックあたり16の処理を、トータルではクロックあたり64の処理を実行できるように設計される。プロトタイプは、秒間5億処理が可能な500MHzのプロセッサとして登場することが見込まれている。論理的には、秒間320億処理まで可能になるという。

　TRIPSプロセッサのプロトタイプは、2005年12月までに研究所で動作することになるだろうとIBMは付け加えた。

　研究チームでは、2010年までにプロセッサのクロック周波数を10GHzに引き上げ、秒間1兆の処理や計算を行えるようになることを見込んでいる。

　IBMのマイクロエレクトロニクス部門でもこのプロジェクトに参加しており、将来的にはチップの製造を担当することになる。

　同時に複数の処理を行うプロセッサの実現は、プロセッサ設計者にとって大きな目標である。米カリフォルニア州パロアルトで8月初旬に開かれたHot Chipsカンファレンスでは、米Sun Microsystemsが1つのチップに2つのプロセッサコアを埋め込む計画について説明した。

　いっぽう、すでに自社のPower4プロセッサでシングルチップ2プロセッサコアを実現しているIBMは、次世代のPower5でマルチスレッディングを導入する予定だ。マルチスレッディングとは、シングルコアで2つ以上の処理を同時に実行する仕組みである。