米サン、次世代チップ「Gemini」は新旧技術の組み合わせに

　米Sun Microsystemsは来年、高密度サーバ向けマイクロプロセッサの新ラインを発表する予定だが、この新製品では最先端の設計コンセプトと1990年代のチップを組み合わせるという。

　SunのUltraSparc担当戦略マーケティングマネージャ、Harlan McGhanによると、2004年に発表予定の新ライン「hシリーズ」の最初の製品であるGeminiは、チップの頭脳にあたるプロセッサコアを同一シリコン内に2つ持つ設計だという。

　1つのシリコンにコアを2つ搭載するのは比較的最近の現象だが、ただしGeminiのプロセッサコアは、Sunの最上位ラインにあたるUltraSparc IIIの技術を利用したものではなく、1999年以降改良していないUltraSparc IIのコアを再利用するという。

　しかし、古いものと新しいものを混合することには、実際的な長所もある。ひとつには、市場への製品投入次期が比較的早まることで、McGhanの話では、このチップの開発期間はわずか24カ月だという。

　また、UltraSparc IIのコアを用いることで、電力消費量を比較的低く抑えられるというメリットもある。低電力消費という特徴は、ブレードサーバやラックマウント型サーバにとっては不可欠だが、古いコアの採用で周囲に放出する熱は少なくなり、コンピュータルームに設置できるサーバの数を増やすことにつながる。

　「Googleの最大の関心は、1室にできるだけ多くのコンピュータを設置することだ。UltraSparc IIのコアは、この点で極めて効率性に優れている」とMcGhanは述べている。

　プロセッサおよびサーバに関するSunの戦略は、「スループット・コンピューティング」と呼ばれるもので、この包含的なコンセプトは、いかにして必要な電力消費量を抑えつつ、同時に計算できる回数を最大化するかを追求している。

　「問題は、トランジスタをどう使うかにある」（McGhan）

　McGhanによると、Geminiは「2-1-4チップ」という別の呼び名も持つという。これは、チップが2つのコアをもち、各コアは1つのスレッドを管理可能で、また各スレッドは一度に4つのインストラクション（またはタスク）を受け持つことができることを意味している。つまり、同時に動かせる数は全部で8つとなる。

　Geminiは、900MHzから1.2GHzの速度範囲でデビューする予定。また、キャッシュ用メモリ1MBを搭載するが、ただし各コアがアクセスできるのは512KBとなる。消費電力は14ワットから32ワットの間で、動作速度により異なるという。