富士通、90nmルールの民生品向けシステムLSIの受注を開始

　富士通は7月17日、90nmルール／CMOSプロセスで製造する民生品向けシステムLSI基盤、CS101シリーズの受注を同日より始めると発表した。同シリーズでは、10層銅配線、Low-kなどの半導体技術も使用する。サンプル出荷開始は2003年9月の予定。

　CS101シリーズのゲート密度は42万ゲート／平方mmあり、最大で約1億ゲート搭載できるという。SRAMのセル面積は、1ビット当たり1.14平方ミクロン。動作時の消費電力は2.7nW（1ゲート、1MHz時）と「業界で最も少ないレベル」（同社）という。そのため「デジタルAV／モバイル機器の小型化／低消費電力化に貢献する」（同社）。

　また、低リークトランジスタ、高速トランジスタ、超高速トランジスタの混載が可能で、LSIの低消費電力化と高速動作を両立できるという。

　同シリーズのそのほかの主な仕様は以下の通り。

• 製造技術：物理ゲート長80nm、シリコンゲートCMOS、銅配線7層〜10層、全層にLow-k層間材料を使用
• 電源電圧：1.2V±0.1V（内部）
• ゲート遅延時間：12ピコ秒（1.2V、インバータ、ファンアウト数1、高速トランジスタ使用時）
• パッケージ ： 表面実装型パッケージに対応、QFP、HQFP、EBGA、FBGA、PBGA、FC-BGA

　同社は、高速インターフェース搭載技術を組み合わせたネットワーク機器向けLSIの提供を2004年に開始するなど、CS101シリーズの適用範囲拡大を計画している。

富士通のプレスリリース