logo

ザイリンクス、16nm UltraScale+ ポートフォリオ向け Vivado Design Suite のアーリー アクセス版を発表

ツールとIPの完全サポートを提供し、量産時のシリコン性能を前提に今すぐ開発が可能



[画像: リンク ]

ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 7 月 21 日 (米国時間)、Zynq(R) UltraScale+ デバイス、Kintex(R) UltraScale+ デバイスをはじめとする 16nm UltraScale™+ ポートフォリオ向け 開発環境 Vivado(R) Design Suite のアーリー アクセス版を発表した。16nm UltraScale+ ポートフォリオ向け Vivado ツールのアーリー アクセス版は、UltraScale+ 量産デバイスを最大限活用するために ASIC クラスのプログラマブル ロジックを有するUltraScale+とともに最適化されており、SmartCORE™ および LogiCORE™ の全 IP を利用できる。

ザイリンクスは、ソフトウェア開発キット (SDK) および PetaLinux ツールでの Zynq UltraScale+ MPSoC ファミリ向けソフトウェアの開発も可能にする。ザイリンクスの SDK は、MPSoC プロセッサ サブシステムのソフトウェア アプリケーション開発およびデバッグのための包括的な Eclipse ベースの環境を提供する。さらに、ソフトウェア チームによる堅牢でスケーラブルな QEMU エミュレーション プラットフォームでの開発の即時開始を可能にする。

■ 供給体制
UltraScale+ ポートフォリオ向け Vivado Design Suite アーリー アクセス版ツールの詳細は、ザイリンクスの販売代理店にお問い合わせいただきたい。ザイリンクスのソフトウェア開発環境およびエンベデッド プラットフォームの詳細は、Xilinx Software Developer Zone を参照されたい。

■ ザイリンクス UltraScale+ ポートフォリオについて
16nm UltraScale+ ファミリは、FPGA、3D IC および MPSoC で構成されており、新しいメモリ、3D-on-3D、マルチプロセッシング SoC (MPSoC) テクノロジを組み合わせている。また、さらに高いレベルの性能および統合を可能にするため、インターコネクト最適化テクノロジである SmartConnect も組み込まれている。UltraScale+ はシステム レベルで最適化されており、従来のプロセス ノードの移行を大きく超える価値を提供する。28nm デバイスと比較して、システム レベルでの単位ワット当たりの性能は 2 ~ 5 倍となり、システム集積度とインテリジェンスが大きく向上するとともに、最高のセキュリティ性能と安全性を提供する。

■ ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ / ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。

※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。

■ 下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : リンク
・プレスリリース (日本語) : リンク
このリリースの全文は次の URL を参照のこと :
リンク

プレスリリース提供:PRTIMES リンク

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。