logo

アルテラ、インテル14nmトライゲート・プロセスによるFPGAテクノロジをテスト・チップで実証、業界における画期的な成果を達成

日本アルテラ株式会社 2014年04月24日 09時43分
From PR TIMES

・14nm FPGAテスト・チップによって、業界最先端のプロセス技術でアルテラが得る性能、消費電力、および集積度の優位性を確認



 プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間4月23日 (日本時間:4月24日)、インテルの14nmトライゲート・プロセスを利用したFPGAテクノロジのデモンストレーションを発表しました。

 この14nmベースのFPGAテスト・チップには、Stratix(R) 10FPGA & SoCで使用されるトランシーバ、ミックスド・シグナルIP、およびデジタル・ロジックなどの主要IPコンポーネントが組み込まれています。アルテラとインテルは、インテルの世界水準のプロセス技術と、業界をリードするアルテラのプログラマブル・ロジック技術を活用した業界初のFPGAベース・デバイスの開発で協業しています。

 アルテラ・コーポレーション 研究開発担当シニア・バイスプレジデントのブラッド・ハウ(Brad Howe)は、「本日の発表は、アルテラおよび当社の顧客にとって重要な出来事となります。14nm トライゲート・シリコンで製造された当社のFPGAの重要な要素をテストすることで、設計プロセスの初期段階においてデバイス性能を評価し、当社の14nm 製品の市場投入を大きく加速させることが可能となります」と述べています。

 アルテラは、包括的なテスト・チップ・プログラムを活用し、革新的なプロセス技術および回路設計技法を使ったアルテラIPの性能を製品の設計完了前に評価することで、同社の全ての次世代製品ロールアウトにおけるリスクを回避します。Stratix 10 FPGA & SoCで使用される高速トランシーバ回路、デジタル・ロジック、およびハードIPブロックに関して、複数の14nmデバイスを使用し、非常に良好な結果を得ています。

 インテルは、同社の第2世代14nmトライゲート・プロセスによって、他社のFinFET技術と比べて、真のダイサイズの縮小を実現します。その結果、アルテラは同社の次世代FPGA & SoCにおいて、卓越した性能、消費電力、集積度、およびコスト上の優位性を実現することができます。

 インテル コーポレーション カスタム・ファウンドリー担当副社長 兼 事業部長のスニット・リッキー(Sunit Rikhi)氏は、「アルテラとインテルは、2013年に両社のファウンドリ・パートナーシップを発表して以来、多くの意義深い成果を達成してきました。本日の発表は、当社とアルテラのパートナーシップを示す新たな節目となります。当社の14nmトライゲート・プロセスを採用することによりアルテラのFPGAテクノロジの機能性を実証できたことは、アルテラのチームと当社のファウンドリ・チームの優れた協力関係を示しています」と述べています。

 インテルの14nmトライゲート・プロセスと、強化された高性能コア・ファブリック・アーキテクチャを活用したStratix 10 FPGA & SoCは、システム消費電力を大幅に削減しながら、通信、防衛、放送、およびコンピュータ・ストレージ市場における、最も先進的な最高性能アプリケーションを実現できるよう設計されています。

 Stratix 10 FPGA & SoCは、最大1GHzのコア動作性能を持つ、業界初のギガヘルツ・クラスのFPGAで、現在のハイエンドFPGA性能の2倍のコア性能を提供します。Stratix 10デバイスを使用することで、消費電力バジェットが最も厳しい高性能システムの場合、消費電力を最大70%削減することができます。Stratix 10 FPGA & SoCは、以下の要素を備えた業界最高水準のシステム統合を実現しています。

・400万以上のロジック・エレメント(LE)に相当する、最高ロジック集積度を持つモノリシック・デバイス
・10テラFLOPS以上のハード化された単精度浮動小数点DSP性能
・従来世代のFPGAの4倍以上のシリアル・トランシーバ帯域幅を提供する28Gbpsバックプレーン対応トランシーバと56Gbpsトランシーバへのパス
・第3世代の高性能、クアッドコア64ビットのARM Cortex - A53プロセッサ・システム
・DRAM、SRAM、ASIC、プロセッサ、およびアナログ・コンポーネントを単一のパッケージに統合可能なマルチダイ・ソリューション

将来の予測に関する記述
このプレスリリースには、1995年私募証券訴訟改革法のセーフハーバー条項(免責条項)に準拠する Stratix 10 デバイスについての将来の予測に関する記述が含まれています。将来の予測に関する記述には、製品開発スケジュール、新しいプロセス・ノードが導入される際の潜在的リスク、将来製品の期待される性能、アルテラおよびサードパーティーの開発技術および製造能力に加えて、コピーがアルテラのウェブサイト上およびその他の場所において無償で開示されている米国証券取引委員会(SEC)への提出書類に記載されたその他のリスク(ただし、それらに限定されません)など、今日の予想と大きく異なる実際の結果をもたらす可能性のあるリスクおよび不確実性が含まれています。

アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC および電源をはじめとする関連技術を提供し、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE、NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、リンク に記載されているとおり、各所有企業に帰属します。

プレスリリース提供:PRTIMES リンク

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]