logo

ザイリンクス、20nm All Programmable UltraScale ポートフォリオが利用可能に、ASIC クラスのアーキテクチャと ASIC レベルのデザイン ソリューションを提供

詳細なデバイス表やプロダクト ドキュメンテーション、デザイン ツール、設計手法サポートがミッドレンジのKintex、ハイエンドのVirtexを含む20nm UltraScaleファミリで利用可能に



ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDQ : XLNX) は 12 月 10 日 (米国時間)、同社の 20nm All Programmable UltraScale(TM) ポートフォリオが利用可能になったと発表した。プロダクト ドキュメンテーションと Vivado(R) Design Suite によるサポートも同時に提供される。ザイリンクスは 2013 年 11 月初めに同社初の 20nm シリコンの出荷を始めており、引き続き UltraScale デバイスを積極的に展開している。これらのデバイスは業界唯一の ASIC クラス プログラマブル アーキテクチャを有しているほか、ASIC レベルのデザイン スイートである Vivado および UltraFast(TM) 設計手法との組み合わせにより、ASIC クラスのメリットを実現できる。

ザイリンクスの新たな UltraScale プロダクト ポートフォリオは、業界をリードしている Kintex(R)、Virtex(R) FPGA および 3D IC ファミリを拡張するもので、UltraScale アーキテクチャと TSMC 社の大規模ゲート集積が可能な 20SoC プロセスをベースとしている。UltraScale デバイスは現在利用可能なソリューションと比べてシステムのパフォーマンスとインテグレーションを 1.5 倍から 2 倍に向上させることができるだけでなく、消費電力も半分程度に抑えることができる。これらのデバイスは次世代ルーティングや ASIC 方式のクロッキングを採用しているほか、ロジックとファブリックを見直すことによってインターコネクトのボトルネックを解消するとともに、パフォーマンスに影響を与えずに 90% を超えるデバイス利用率を安定的に実現できる。

ザイリンクスの社長兼 CEO であるモーシェ ガブリエロフ (Moshe Gavrielov) は、「ザイリンクスは技術革新をリードしており、これまでにない短期間で市場に製品を投入できる画期的なプロダクトを提供しています。UltraScale デバイスは、ASIC クラスのアーキテクチャである UltraScale に加え、ASIC レベルのデザイン スイートである Vivado および UltraFast 設計手法を組み合わせることで、ASIC クラスの能力を顧客に提供します。これらのシリコンとデザイン ソリューションの組み合わせによって、顧客がシステムの大幅な差別化を最も短期間で実現できるだけでなく、ASIC や ASSP よりも遙かに優れた選択肢となるでしょう」と述べている。

TSMC 社の社長兼 Co-CEO であるマーク リュー (Mark Liu) 氏は、「TSMC 社とザイリンクスの協業は、多くの新しい技術およびメソドロジの開発と製品展開で素晴らしい成果を挙げています。最初の 20nm UltraScale アーキテクチャ プロダクトをリリースすることによって、ザイリンクスと TSMC 社は、シリコン プロセス能力とデバイス アーキテクチャが相乗効果を生み、プロダクト パフォーマンスを最大限引き出すとともに最高のシステム価値を実現できることを明らかにしたのです」と述べている。

Kintex UltraScale ファミリ
新プロダクトである Kintex(R) UltraScale(TM) FPGA は、最高で 116 万のロジックセルや最適化された 5,520 もの DSP スライス、76 Mbits ブロック RAM、バックプレーンに対応可能な 16.3Gbps トランシーバ、PCIe Gen3 ハードブロック、統合された 100Gb/s イーサネット MAC および 150Gb/s Interlaken IP コア、DDR4 メモリ インターフェイスを提供する。当初ザイリンクスの 28nm 7 シリーズの一つとして発売された Kintex デバイスは、価格パフォーマンス比に優れ消費電力が少ないミッドレンジ カテゴリーを打ち立てた。Kintex UltraScale デバイスはこのカテゴリーにおけるリーダーシップを守るべくデザインされており、成長中の以下のような重要アプリケーションの要件を満たすことができる。

・ 8K/4K スーパーハイビジョン ディスプレイおよび関連機器
・ 256 チャンネル超音波診断装置
・ スマート ビーム フォーミングを備えた 8X8 ミックスド モード LTE と WCDMA 無線
・ 100G トラフィック管理 / NIC
・ DOCSIS 3.1 CMTS 機器

Virtex UltraScale ファミリ
同じく新しい業界標準を打ち立てた Virtex(R) UltraScale(TM) デバイスは、これまでにない水準のパフォーマンス、システム インテグレーション、帯域幅をシングルチップで実現できる。ファミリのなかで最も大規模なデバイスであり、440 万ものロジックセルをはじめ、1,456 のユーザー I/O、バックプレーン対応の 48 本の 16.3 Gb/s トランシーバ、89Mbits のブロック RAM を備え、業界最大規模のザイリンクス Virtex-7 2000T デバイスの 2 倍以上の容量を達成することで新たな記録を打ち立て、5,000 万もの ASIC ゲートに相当する驚異的な機能を提供する。Virtex UltraScale デバイスは、バックプレーン対応 28Gb/s トランシーバやチップ ツー オプティック 33Gb/s トランシーバを内蔵、さらに PCIe Gen3、100Gb/s+ イーサネット MAC および 150Gb/s Interlaken IP コア、DDR4 メモリ インターフェイスを統合しており、フルライン レートでスマート プロセッシングを行いながら、数百ギガビット / 秒レベルのシステム パフォーマンスを実現できる。

抜群のシステム パフォーマンスと容量を達成する Virtex UltraScale ファミリは、下記のような最も性能要求の厳しいアプリケーションにふさわしい選択肢になるだろう。

・ シングルチップ 400G MuxSAR
・ 400G トランスポンダ
・ 400G MAC to Interlaken ブリッジ
・ エミュレーションとプロトタイピング

ザイリンクスの UltraScale(TM) デバイスは、同じパフォーマンスのロジック ファブリックと共通の重要アーキテクチャ ブロックの両方を UltraScale ポートフォリオ全体にわたって提供するため、最適化されたスケーラブルなアーキテクチャを実現できる。さらに、ファミリ間でピン互換性があるため、Kintex UltraScale FPGA を利用すれば Virtex UltraScale デバイスへのマイグレーションもスムーズに行うことができる。新しい UltraScale プロダクトに関するザイリンクス アライアンス プログラム メンバーのコメントは別紙を参照されたい。

供給体制
ザイリンクス UltraScale デバイスは現在サンプルを提供中である。UltraScale デバイスには Vivado Design Suite 2013.4 リリースがサポートしており、詳細なプロダクト ドキュメンテーションは japan.xilinx.com/kintex-ultrascale と japan.xilinx.com/virtex-ultrascale で入手できる。UltraScale アーキテクチャに関する詳しい情報、および業界初の 20nm シリコンによる 16.3Gbps バックプレーン伝送のビデオ デモンストレーションを、japan.xilinx.com/ultrascale で見ることができる。

ザイリンクスについて
ザイリンクスは、All Programmable FPGA および SoC、3D IC の世界的なリーディング プロバイダーである。業界をリードするこれらデバイスを次世代設計環境および IP とともに提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。

※ ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、UltraScale、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。PCI、PCIeおよびPCI ExpressはPCI-SIGの登録商標でライセンスのもとに使用しています。その他すべての名称は、それぞれの所有者に帰属します。

プレスリリース提供:PRTIMES リンク

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。