logo

アルテラ、Quartus II 開発ソフトウェア最新版 v12.1をリリース~機能拡張された高度な設計フローにより、システムの開発期間をさらに短縮~

日本アルテラ株式会社 2012年11月20日 10時00分
From PR TIMES

・アルテラの高度なデザイン・フローにより OpenCL 向け SDK を新たにサポート、
生産性とシステム性能のさらなる向上に寄与

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:日隈 寛和、NASDAQ:ALTR 以下、アルテラ)は、米国時間11月19日(日本時間:11月20日)、CPLD、FPGA、SoC FPGA、HardCopy(R) ASIC デザインにおいて、業界で最も優れた性能と生産性を実現する開発ソフトウェア・スイート「Quartus(R) II」 の最新バージョン、「Quartus II v12.1」 をリリースいたしました。

最新版では、従来のハードウェア開発作業を継続的に軽減することによって、Quartus II 開発ソフトウェアの高度なデザイン環境を強化しています。それによって、ユーザーは生産性を最大化すると同時に、アルテラ・デバイスの幅広い最先端の性能の利点を得ることができるようになりました。また本開発ソフトウェアでは、OpenCL(TM) 向けSDK の高度なデザイン・フローをサポートし、「Qsys」システム統合ツールと「DSP Builder」モデル・ベース設計環境も強化しています。さらに、パーシャル・リコンフィギュレーション・デザイン・フローや、新しいIPコア、新しい28nm FPGAおよびSoC デバイスのさらなるサポートなども、追加されています。これらの機能拡張により、アルテラ・デバイスを使用して、デザイン、実装製品の市場投入を迅速に行うべく、お客様のサポートをさらに推進いたします。

システムの開発期間を短縮する高度なデザイン・ツール
アルテラが提供する高度なデザイン・ツールには、システム・レベルの C言語ベース、IP ベース、およびモデル・ベースのデザイン・エントリー・システムが含まれます。これらのツールは、CPU コア、DSP ブロック、複数の IP サブシステムを含む、今日の先進的なプログラマブル・システムの開発を支援し、簡素化するものです。OpenCL 向け SDK を新たにサポートしたことで、C言語に精通したシステム開発者とプログラマは高性能で電力効率に優れた FPGA ベースのアプリケーションを、オープンで高度なプログラム言語を使用して迅速かつ容易に開発できるようになります。OpenCL 向け SDK は、ハードウェア・デザインの複雑性を簡素化し、C言語に精通したソフトウェア・プログラマによる FPGA の使用を促進することが期待されます。

また、アルテラの「Qsys」システム統合ツールと「DSP Builder」に施された機能拡張は、デザインの生産性とシステム性能の一層の向上という恩恵をもたらします。「Qsys」システム統合ツールは、業界標準の ARM(R) AXI(TM) 3 および AXI4 プロトコルをサポートし、「DSP Builder」は現在、IEEE 754 半精度、倍精度、単精度を含む、7つの異なる精度の浮動小数点型をさらにサポートします。また、チップ間の高速なパケット通信を可能にする 100G Interlaken IP コアと、ビデオ処理アプリケーション向けの新しいビデオ・トレース・モニタ IP コアをサポートし、システム・デザインをさらに簡素化することが可能となりました。

Quartus II v12.1 には、正式リリース版として新たに Stratix(R) V FPGA 向けパーシャル・リコンフィギュレーション(部分再構成)設計フローが含まれています。パーシャル・リコンフィギュレーション機能は、FPGA のその他の機能が動作している間に、デバイスのコア部分にあるファンクションをその場で変更できる柔軟性を提供します。異なるファンクションを外部メモリに保存し、必要な時に FPGA に読み込ませることができるため、システムで使用する FPGA サイズの縮小、ボード・スペースの節約、消費電力の削減に貢献することが可能です。

Quartus II v12.1 にはまた、新しいデバイスのサポートなど、その他にも様々な機能拡張が施されています。本バージョンから、Arria(R) V GZ FPGA のフル・サポートをはじめとする、新しい 28nm Stratix V、Arria V、Cyclone(R) V FPGA ファミリ、およびアルテラの SoC FPGA のいくつかの製品サポートが開始されます。Quartus II v12.1 の新機能についての詳細情報は、アルテラのウェブ・サイト(www.altera.co.jp/products/software/quartus-ii/whats-new/swf-qts-whats-new.html)をご覧ください。

アルテラのソフトウェア、DSP および IP マーケティング担当ディレクタのアレックス・グルビック(Alex Grbic)は、「シリコン・コンバージェンスによって、FPGA へのさらなる機能統合が進んでいます。それに伴い、当社の開発ツールは、OpenCL のようにデザインの抽象化レベルを高めることで、生産性を飛躍的に高めることを可能とします。当社は、アイデアからシステム実装を最短パスで実現する、業界先進の開発ツールや IP を提供する最先端企業であり続ける所存です」と述べています。

価格と出荷時期
Quartus II v12.1 のサブスクリプション・エディション、ならびに無償のウェブ・エディションはともに、アルテラのウェブ・サイトからダウンロード可能です。アルテラのソフトウェア・サブスクリプション・プログラムは、ライセンス料とメンテナンス料を合わせて年間費用として支払うことができるように簡素化されています。「Quartus II 開発ソフトウェア サブスクリプション契約」 には、Quartus II 開発ソフトウェア、「ModelSim(R) Altera Starter Edition」、アルテラの IP コアで最もよく利用されている 15個の IP コア (DSP 機能とメモリ)で構成される「IP Base Suite」の全ライセンスが含まれています。年間費用は、米国内販売価格 2,995ドル(ノード・ロック PC ライセンス時)で、アルテラの eStore からご購入いただけます。OpenCL 向け SDK は、現在までにすでにソフトウェア使用を含む早期アクセス・プログラムにご参加されているお客様限定で提供中です。

アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA/CPLD、ASIC など、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。

アルテラに関する詳細情報は、同社ウェブ・サイト(www.altera.co.jp)をご覧ください。Facebook、RSS、Twitter でも情報提供を行っています。

プレスリリース提供:PRTIMES リンク

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。

今日の主要記事