logo

世界最速のFPGA 新製品

アクロニクス社の「Speedsterファミリ」販売開始

丸紅情報システムズ株式会社(本社:渋谷区渋谷3-12-18 社長 小川 和夫、以下丸紅情報システムズ)は、米アクロニクスセミコンダクター社(英文 Achronix Semiconductor Corporation, 住所 333 West San Carlos Street, Suite 1050, San Jose, CA, 95110 USA, 社長(CEO) ジョン・ロフトン・ホルト氏 (Founder, Chairman Mr. John Lofton Holt)、以下アクロニクス)と日本国内における同社製品の販売代理店権を締結しました。9月16日からアクロニクスの高速FPGA(Field Programmable Gate Array)(*1)「Speedsterファミリ」の販売を開始します。

アクロニクスの高速FPGA「Speedsterファミリ」の最初の製品である「SPD60(エスピーディ60)」は従来のFPGAに比べ、約3倍の最大1.5GHzの速度を達成しています。
「Speedsterファミリ」はネットワーク機器、高性能コンピューティング、高速画像処理、テストおよび計測、セキュリティおよび暗号化などの高速な処理が必要な用途に最適であり、これらアプリケーションの処理速度の要求を満たすためにASIC(*2)化されていたものをFPGA化することを可能にします。米国で既に導入されたお客様においては優れた結果が得られています。
この高いスループットは米コーネル大学で長年にわたり研究されてきたアクロニクスが特許を持つ「picoPIPE」という独自のアクセラレータ技術により実現されます。このpicoPIPEの周辺にある完全同期I/O(Input/Output)フレームで既存の同期回路との互換性を取っています。このため、チップの外側から見ると既存の同期回路と同じ様に動作します。このFPGAの設計は、全て標準的なRTL(*3)入力および使い慣れたFPGAの合成ツールで行うことができます。


「Speedsterファミリ」は、このpicoPIPEアクセラレータ技術だけでなく10.3Gbpsのシリアライザ/デシリアライザ(SerDes)や最大1066Mbps DDR2/DDR3メモリーインタ-フェースを内蔵し他の高速I/Oをサポートすることにより、トータルで高いシステムスループットを実現しています。このデバイスはFPGAでは実績のある、台湾セミコンダクター・マニュファクチャリング・カンパニー(TSMC)の高速65nm G+CMOS プロセスにより製造されています。


アクロニクスは、論理合成ツールベンダと提携し、Speedsterファミリに対応した、業界標準のRTL合成ツールとの組み合わせで動作するツール「Achronix CAD Environment(ACE)」の開発を行なっています。設計にはVerilog(*4)やVHDL(*5)による既存の設計を利用することができます。ACEは、シノプシス(Synopsys)社(旧シンプリシティ(Synplicity)社)のシンプリファイ・プロ(Synplify Pro)とメンター・グラフィックス(Mentor Graphics)社のプレシジョン・シンセシス(Precision Synthesis)の両方のRTL合成ツールに対応しています。また、物理的実装、性能最適化、タイミング解析、シミュレーション、デバッグ、およびデバイスプログラミングに必要なツールも用意しています。


設計者が評価および設計開発プロセスを迅速に始めることを可能とするために、開発基板上でSpeedsterの性能およびIPを実際に実装することを可能とする開発キットを用意しています。
丸紅情報システムズは、アクロニクスFPGA製品の取り扱いにより、大規模回路設計への最先端ソリューションを提供していきます。
販売開始から通信事業分野をメインとして3年間で3億円の売り上げをめざします。


アクロニクス高速FPGA「Speedsterファミリ」による利点は以下の通りです。


1)スピードの活用
他のFPGA技術では達成できないスピードが、今までASICでしか実現できなかったアプリケーションがFPGAで可能になります。
2)早い市場導入
適切な性能の要求により迅速で容易な設計を実現します。
3)低い電力消費
要求される速度に応じて電圧を設定することにより電力消費を削減できます。
また、電力消費を増加させるグローバルクロックがなくなることにより電力消費が削減されます。
4)良好なリソースの利用
狭いデータパスにより更に効率的な資源利用が可能にします。
TDM(*6)技術を利用することによりさらに資源の最適化が可能になります。


アクロニクスの最初のSpeedsterファミリ製品である 「SPD60」の特長は以下の通りです。


○アクロニクスが特許を持つpicoPIPEアクセラレータ技術を活用し、ピーク性能1.5 GHzを達成する世界最速のFPGAを実現
○20レーンの10.3 Gbps SerDesと4つの独立した1066 Mbps DDR2/DDR3コントローラを搭載
○オン・ボードで書き換え可能なSRAMベースFPGA
○100万ゲートのロジック容量(ASIC換算)
○750個のプログラム可能なI/O
○FPGAの内部アーキテクチャはRLB(Reconfigurable Logic Block)の配列とプログラマブルな配線チャネルで構成され、それぞれのRLBは8個のLUT(4入力)を持ち、1.5GHzで動作可能な分散RAMとして構成が可能
○設計者が既存のRTLを利用できるよう、業界で一般的なLUTベースのファブリックと標準的な論理合成およびシミュレーションツールを使用


製品出荷と価格
SPD60は、サンプル出荷が開始されています。価格については丸紅情報システムズにお問い合わせください。

このプレスリリースの付帯情報

Speedster「SPD60」

(画像をクリックすると拡大画像をご覧いただけます。)

用語解説

Speedsterファミリについて】
「Speedsterファミリ」の 10.3 Gbps SerDesは、40G/100G Ethernet、CEI-6G、10 Gbps backplane、XFI、PCI Express(第1世代と第2世代)、XAUI、 Serial Rapid IO、およびInfinibandを含むさまざまな高速インターフェースに対応しています。「Speedsterファミリ」の FPGAには、1066 Mbpsの最大メモリインターフェース速度をサポートする物理レイヤとコントローラを備え、提供されたままの状態で使用可能なDDR2/DDR3も含まれています。アクロニクスの picoPIPE™技術の鍵となる特長のひとつに、供給電圧の大きな変動に耐えるという点があります。これによりユーザには価値ある電源管理ツールが提供されます。消費電力は供給電圧を調整することによって下げることができます。


【アクロニクスセミコンダクターについて】
米アクロニクスセミコンダクター(以下、アクロニクス)は、カリフォルニア州サンノゼに本社を置く株式非公開企業です。アクロニクスは独自特許であるpicoPIPEアクセラレータ技術を使用し、1.5 GHzのピーク性能を持つ世界最速のFPGA(Field Programmable Gate Array)を開発しています。アクロニクスは、米国、欧州、中国、日本、韓国に営業所と営業担当者を置き、ニューヨーク州イサカとインドのバンガロールに研究開発拠点を置いています。アクロニクスの詳細についてはリンクをご覧ください。


【丸紅情報システムズについて】
丸紅情報システムズは、最先端ITを駆使した付加価値の高いソリューションやサービスを、お客様視点で提供するソリューションプロバイダです。製造・流通・サービス業を中心とする様々な業界の知見と高度な提案力、コンサルティングからシステム設計・構築、運用・保守サービスまでをワンストップで提供する総合力、そして、グローバルな視点からお客様の差別化に貢献する最先端技術が私たちの強みです。エンタープライズソリューション、製造ソリューション、プラットフォーム&ネットワーク、データセンターを軸とするビジネスサービスの4つの事業展開でお客様のビジネスを支援します。
丸紅情報システムズは、アクロニクスセミコンダクター社の日本国内販売代理店です。


(*1)FPGA:Field Programmable Gate Array(プログラミングできるLSI)
(*2)ASIC:Application Specific Integrated Circuit(特定用途向け集積回路)
(*3)RTL: Register Transfer Level(レジスタ転送回路設計レベル)
(*4)Verilog: (LSI設計用のハードウェア記述言語)
(*5)VHDL: VHSIC Hardware Description Language(米国国防省を中心に標準化されたハードウェア記述言語)
(*6)TDM:Time Division Multiplexing(時分割多重)
(*7)LUT:Look-up table(参照表) 

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。