ブライオン、次世代Tachyon2.5プラトフォームおよびTachyonDPTを発表

ASMLの子会社であるブライオンテクノロジーズインコーポレイテッド(以下、「ブライオン」)は主力製品Tachyon計算機リソグラフィープラットフォームを更に性能向上させたTachyon2.5を発表しました。ブライオンはさらに、先端ダブルパターニング用のTachyonDPTの販売を開始しました。この技術により、先端リソ装置で32nm以下のメモリー及びロジックのパターニングに必要となる低k1が可能となります。

ASMLの子会社であるブライオンテクノロジーズインコーポレイテッド(以下、「ブライオン」)は主力製品Tachyon計算機リソグラフィープラットフォームを更に性能向上させたTachyon2.5を発表しました。ブライオンはさらに、先端ダブルパターニング用のTachyonDPTの販売を開始しました。この技術により、先端リソ装置で32nm以下のメモリー及びロジックのパターニングに必要となる低k1が可能となります。

Tachyon2.5は、システムの性能強化、ファームウェアの性能向上および高速プロセッサーの採用により、半導体業界において求められている計算処理能力の増大に対応したもので、DPT等の低k1解像度強化技術(RET)の採用を支援します。Tachyon2.5は、IT設備投資を最小に抑えながら、前世代Tachyonの150%(処理速度2.5倍)に達する大幅な性能強化を達成しています。

TachyonDPTはブライオンの最新のダブルパターニング技術を採用しており、先端半導体メーカーが22nmテクノロジーノードまでのデバイスの開発を可能とするものです。現在すでに量産可能な段階にあり、設計からリソグラフィーまでのソリューションを提供し、リソDPT(リソ-エッチ-リソ-エッチ)とスペーサーDPTと呼ばれる2つの代表的ダブルパターニング技術を支援するものです。TachyonDPTはチップ全面で矛盾のないパターンの分割、モデルベースOPC、モデルベースつなぎ補正及びパターン密度の自動的バランシングを行います。

ブライオンプロダクトオペレーション副社長のNealCallanは、「TachyonDPTは、顧客メーカーが製造でリーダーシップを維持するためのサポートを提供し、更に、既存のSource-MaskOptimizer(SMO)機能と共に22nmデバイスの開発と製造を可能とするソリューションを提供するものです」と述べています。

この度販売を開始したダブルパターニングの包括的ソリューションであるTachyonDPTを、既存のSMO機能と共に使用することで、ブライオンの顧客メーカーは最先端のメモリーとロジックのパターン生成ができるようになります。

ハイニックスのR&D部門のリサーチフェローのDongGyuYim博士は、「ハイニックスではブライオンのTachyonDPTソリューションは業界トップクラスの性能を有していると評価しています。ダブルパターニングはハイニックスの低k1の結像技術の一部となっており、32nm以下のデバイス製造の計画を実現させる技術であると位置づけています」と述べています。

TachyonDPTは現在既に提供を開始しており、Tachyon2.5は2008年6月より提供を開始します。

ダブルパターニングについて

ダブルパターニングは密度の高い一つの回路パターンを、より密度が低い二つの回路パターンに分割し、それぞれウェハーに独立に露光する技術です。二回目のパターンが一回目で形成されたパターンの線間に露光されることで、他の手法で得られる以上の高密度パターンが形成されます。この手法により現在のマイクロリソグラフィー技術を、将来の製造ノードへ延長して使えるようにします。

k1について

リソグラフィー技術者の間では、リソグラフィープロセスの相対的難度を表現するために、“プロセスファクター”k1が用いられます。リソグラフィー装置の性能、フォトレジストプロセス、及びマスクの改善により、さらに低いk1値のリソグラフィーが可能となり、その結果半導体メーカーはより微細なデバイスを、プロセス裕度の犠牲を殆ど伴わず、製造できるようになります。

ソースマスク最適化ツール(SMO)について

SMO(ソースマスクの最適化ツール)はASMLが専有権を持つ独自のオプションでブライオンのLithoCruiserの中で機能し、クリティカルな低k1のメモリーのコアのパターンに対しASMLのスキャナーの照明系の形状及びその設定と、モデルベースOPCを同時に最適化するものです。SMOの機能にはLithoCruiserの基板内に搭載されるASMLスキャナーの仕様のデータベースにアクセスする事を軸に、重み付けやプロセスウインドウの重なりとMEEFを評価尺度として、複数チップの最適化をおこなう統合機能が含まれています。

ブライオンテクノロジーズについて

ブライオンテクノロジーズはASMLの子会社であり、集積回路用の計算機リソグラフィーの分野における業界リーダーです。ブライオンのTachyonプラットフォーム、OPC、及びOPC検証システムは、半導体の製造のためにチップ設計、ホトマスク製造、ウェハー露光の一環を担います。ブライオンの本社はカリフォルニア州サンタクララにあります。詳しい情報はwww.brion.comまたはwww.ASML.comをご覧ください。

(C)2008ブライオンテクノロジー(株)。本記事総ての著作権はブライオンテクノロジー(株)に属します。また「BrionTechnology」のロゴおよび「Tachyon」はブライオンテクノロジー(株)の登録商標です。


本件に関するお問合せ先:

ブライオンテクノロジーズ株式会社
代表取締役社長
菊池憲明
TEL:03-5298-1561
e-mail:noriaki.kikuchi@brion.com

本プレスリリースは発表元企業よりご投稿いただいた情報を掲載しております。
お問い合わせにつきましては発表元企業までお願いいたします。

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]