インテル、未来のチップ製造技術を導入--2009年には32ナノメートル実現へ

John G. Spooner (CNET News.com)2004年08月03日 12時02分
  • このエントリーをはてなブックマークに追加

 Intelは、チップ製造技術の開発でまた新たなマイルストーンに到達したが、この新製造技術により、同社のチップ工場はずっと先まで稼働しつづけられるだろう。

 Intelは2日(米国時間)、オレゴン州ヒルズバラにある同社キャンパスの開発施設に、商用としては初のEUVリソグラフィ(超紫外線露光)ツールを導入したことを発表した。

 EUVリソグラフィツールは、シリコンウエハに線を「引く」ツールで、その線が最終的に金属製の回路になる。Intelはこのツールを使って、新製造工程にさらに磨きをかける。この新製造工程は、2009年中に採用される見込みだ。

 リソグラフィツールは高価で複雑な機械で、なかには1500万ドル以上もするものもある。リソグラフィツールが行なう作業は、スライドプロジェクタの作業に似ている。この機械は、光源とレンズ、鏡、「フォトマスク」と呼ばれる装置を用いて、シリコンウエハ上にチップの回路のイメージを焼き付ける。そして焼き付けられた回路のイメージに基づき、金属を載せたり削ったりして回路が作られる。リソグラフィでは「線を引く」という表現がよく用いられるが、実際にはちょうど露光によって写真のネガフィルムにイメージが焼きつくように、化学反応が生じて回路が焼きつけられる仕組みとなっている。

 現行のリソグラフィツールでは、レンズとフィルタを使用してナノメートル(10億分の1)スケールの線を引いている。しかしレンズでは特定の幅や長さの線を、正確に投影できない場合もある。EUV技術はレンズではなく精密な鏡(多層膜鏡)を採用し、この方法の改善を図っている。

 EUVリソグラフィツールは13.5ナノメートルという比較的短い波長の紫外線を用いて、細かい回路をプリントする。現在、Intelの工場で使用されているリソグラフィツールは、最小で50ナノメートル幅の配線を引くのに193ナノメートルの光源を用いている。

 「まず何よりも、(EUV技術は)Intelのリソグラフィのロードマップを拡大する。この技術により将来もムーアの法則に沿った性能の向上が実現できる」と、IntelのTechnology and Manufacturing Groupでコンポーネントリサーチディレクターを務めるKen Davidは述べている。

 しかしながら2009年までは、通常のリソグラフィが業界標準として使われる見込みだ。EUVリソグラフィは、Intelが平均コンポーネントサイズ32ナノメートルのチップ生産に着手する際に導入される。ちなみに、現在最先端のチップの平均コンポーネントサイズは90ナノメートルだ。

この記事は海外CNET Networks発のニュースをCNET Japanが日本向けに編集したものです。

  • このエントリーをはてなブックマークに追加