インテル、次世代プロセッサ「Conroe」「Merom」で反撃へ

文:Tom Krazit(CNET News.com)
翻訳校正:坂和敏、尾本香里(編集部)
2006年02月20日 11時14分

 Intelは、2006年に投入する「Conroe」「Merom」の両チップの処理性能が、ほぼ同時期に発売されるAdvanced Micro Devices(AMD)のチップより、少なくとも20%上回ると見込んでいると、同社の幹部が米国時間2月17日に明らかにした。

 3月に開催する「Intel Developer Forum(IDF)」で、Intelは新しいチップの設計思想について包括的な発表をする予定だと、同社Mobile Platforms Groupのバイスプレジデント兼ゼネラルマネージャMooly Edenは述べている。同社は、新しいマイクロチップのアーキテクチャの具体的な詳細を、ハードウェア開発者やパートナー、アナリストに説明する予定だという。この新しいアーキテクチャは、Intelのデスクトップ/モバイル/サーバ用プロセッサのそれぞれについて、現行の設計に取って代わるものになる。

 「われわれは(新プロセッサの投入で)大きな差をつけることができると考えている」とEdenは述べた。同氏は、オリジナルの「Pentium M」プロセッサで設計チームを率いた経験をもつ。このモバイル用プロセッサは、Intelが低消費電力チップという設計思想を抱くきっかけになったとされる製品で、MeromとConroeも同チップをベースに設計されている。ノートPC向けのMeromとデスクトップ用のConroeは、2006年後半に発売が予定されている。

 新しいアーキテクチャは「Next-Generation Micro-Architecture(NGMA)」というぎこちない名前で呼ばれており、「Pentium 4」のアーキテクチャに付けられた「Netburst」のような覚いやすい名前はまだない。しかし、新アーキテクチャはすぐにPCベンダー各社やチップレビュアー、アナリストの注意を集めることになるとIntelは考えている。これらの人々は、現時点では「AMD64」アーキテクチャの方が処理性能の点でインテル製チップのアーキテクチャを上回っているとしている。IntelはすでにNGMAの詳細の一部を明らかにしている。NGMAが利用するパイプラインの長さは14ステージで、Pentium 4の31ステージに比べて半分以下となっている(情報はプロセッサのパイプラインを経由して処理される)。パイプラインの長さが長ければ、その分各ステージでの作業量が少なくて済むが、チップを高速に動作させる必要があり、そのため発熱量が上がってしまう。Intelはこの設計戦略を捨て、パイプラインのステージ数を減らす戦略に切り替えたが、この場合は各ステージでの作業量が増加するため、チップの動作速度を遅くしても、同じ処理能力が得られる。

 また新しいアーキテクチャでは、プロセッサの1クロックあたりの命令数が4つとなる。現行のIntelチップでは1クロックあたりの命令数は3つとなっている。新アーキテクチャでは、Pentium 4の設計をベースにしたより高度な分岐予測技術を採用する。さらに、このアーキテクチャをベースにつくられるチップは、「Intel Core Duo」プロセッサと同じく、1つのキャッシュを2つのプロセッサコアが共有する形になる。

 Edenによると、NGMAをベースにしたチップには4Mバイトのキャッシュが搭載されるという。よく利用するデータをチップ上のキャッシュに保存しておけば、外部メモリに保存した場合よりも高速にアクセスできるようになる。デュアルコアプロセッサでキャッシュを1つにすれば、各コアの利用可能なキャッシュの容量が拡大できることから、プロセッサの処理性能改善につながり、シングルコアしか利用しないシングルスレッドのアプリケーションに対して大幅な改善が実現できると、Edenは説明した。

 Intelはチップアーキテクチャに関するこれらの変更をすべて組み合わせることで、2006年後半にAMDが予定している製品に対して、AMDの採用する統合型メモリコントローラをチップの設計に使わなくても、性能面で優位に立てると、Edenは述べた。「この差をなくすには、最低でも1年半から2年はかかるだろう」(Eden)

 Intelは以前、統合型メモリコントローラの採用を試みたことがあったが、それが失敗に終わったことから、このような設計の採用に消極的な姿勢を見せ続けている。メモリコントローラを統合すれば、CPU--メモリ間をつなぐ重要なゲートウェイのデータ転送速度を高速化できる。しかし、そのためには、特定の種類のメモリに合わせてプロセッサを設計しなくてはならない。Intelは「Timna」プロセッサに、短命に終わったRambusのRDRAMに合わせて設計した統合型メモリコントローラを採用し、結局失敗に終わったことがあった。

 統合型メモリコントローラを採用する代わりに、Intelでは、マイクロプロセッサのアーキテクチャの改善とフロントサイドバスの高速化を通じて、標準的なベンチマークテストでAMD製品を20%上回る処理性能を実現すると、Edenは述べた。

 AMDは、2006年に発売する自社のプロセッサに設計上の大きな変更を加える予定はない。だが、DDR2 (Double Data Rate 2) メモリをサポートする計画はある。このメモリ標準は、AMD製チップに現在利用されているDDRメモリよりもデータの転送速度が高速で、AMDチップを採用したシステムの処理性能を改善することが可能になる。

 なお、Intel Developer Forumは3月7日にサンフランシスコのMoscone Centerで開幕する。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

CNET Japanの記事を毎朝メールでまとめ読み(無料)

-PR-企画特集

このサイトでは、利用状況の把握や広告配信などのために、Cookieなどを使用してアクセスデータを取得・利用しています。 これ以降ページを遷移した場合、Cookieなどの設定や使用に同意したことになります。
Cookieなどの設定や使用の詳細、オプトアウトについては詳細をご覧ください。
[ 閉じる ]