インテルとAMD、各々のデュアルコアチップはキャッシュ分割型で

　カリフォルニア州パロアルト発--Advanced Micro Devices（AMD）とIntelが来年の市場投入を計画するデュアルコアチップは、それぞれのコアが独立したメモリを持つことになる。

　スタンフォード大学で開催中のHot Chipsカンファレンスで、両社が行ったプレゼンテーションによると、2005年に登場するOpteronと、IntelのItaniumファミリーに来年追加される予定のMontecitoは、どちらもプロセッサコアを2つ搭載し、そして両チップともそれぞれのコアがキャッシュを別々に持つことになるという。

　IntelのCameron McNairyという研究者によると、Montecitoのコアの場合、それぞれに1Mバイトの2次キャッシュと12Mバイトの3次キャッシュが内蔵されるという。Intelはこれまで、Montecitoの3次キャッシュには24Mバイトのメモリが内蔵されると語ることが多かった。

　AMDのMarius Eversという研究者は、デュアルコアOpteronの各コアもキャッシュを別々に内蔵すると説明した。1つのチップに2つのコアを搭載すれば、設計者を最も悩ます消費電力を抑えつつ、計算処理能力を向上させることが可能となる。

　Microprocessor Reportの編集長、Kevin Krewellによると、キャッシュを分割するやり方は、Power 4でデュアルコアサーバチップを初めて投入したIBMのアプローチとは異なっているという。

　理屈の上では、キャッシュを1つにおけば、各プロセッサコアがより多くのデータを素早く利用できるようになる。しかし、キャッシュを分割することには、設計作業の一部を省略できるというメリットもある。「時間のプレッシャーと戦っている彼らにとっては、キャッシュを2つにしておくのが最も簡単な方法だ」（Krewell）

　Krewellは、キャッシュはあとから統合すればいいとし、SunがデュアルコアのUltraSparc IVで同様のアプローチをとっていることも加えた。

　Intelは、9月にカリフォルニア州サンフランシスコで開催されるIntel Developer Forumで自社のデュアルコアチップ戦略を詳細に説明するものと思われる。Intelは2005年後半、Montecitoに加えてデスクトップ用もデュアルコアチップも投入する予定だ。

　情報筋によると、IDFの呼び物としては、ほかにも9Mバイトのキャッシュを搭載したItanium 2のリリースなどがあるという。

　一方、AMDではMicroprocessor Forumでデュアルコア関連の計画を詳細に説明することが明らかになっている。同カンファレンスは10月5日にカリフォルニア州サンノゼで開幕する。AMDのデュアルコアチップも2005年後半の出荷予定。