お使いのブラウザは最新版ではありません。最新のブラウザでご覧ください。

サムスン、新チップパッケージ技術「Wafer-level Processed Stack Package」を発表

2006/04/14 17:40
  • このエントリーをはてなブックマークに追加

 サムスン電子は、プロセッサを重ねて直接接続するチップパッケージ技術を開発した。

 このパッケージ技術は、サムスン電子をはじめ、Intelなど各社がすでに生産しているマルチチップパッケージを強化したものとなり、出荷は2007年以降となりそうだ。このマルチチップパッケージ技術では、メモリチップは横に配置されるのではなく、重ねて配置される。これはマザーボードのスペース節約につながり、携帯電話やMP3プレイヤーなどのハードウェア設計者は端末をさらに小型化できる。

 このマルチチップパッケージ技術では、チップは実際には個々のエンクロージャを持ち、他のチップや残りのコンポーネントとは、個々のエンクロージャの外にある小型金属ボールに接続されたワイヤを通して通信する。

 サムスン電子が開発したWafer-level processed Stack Package(WSP)では、Through Silicon Via(TSV)という接続技術が用いられている。TSVでは、ワイヤが、あるチップのシリコンから別のチップに直接接続されており、余計なパッケージングが不要となる。これによりスペースをさらに節約できるという(このTSV技術には、サムスン電子以外のメーカーも取り組んでいる)。

 サムスン電子のWSPは、8個のチップを積層している。たとえば、プロトタイプでは2Gバイトフラッシュチップを8個持つため合計16Gバイトのメモリを実現することになる。厚みはわずか0.56mm。

この記事は海外CNET Networks発のニュースを編集部が日本向けに編集したものです。海外CNET Networksの記事へ

  • このエントリーをはてなブックマークに追加
個人情報保護方針
利用規約
訂正
広告について
運営会社