お使いのブラウザは最新版ではありません。最新のブラウザでご覧ください。

米インテル、65ナノメートルプロセスによる次世代チップ製造に成功

2003/11/25 09:59
  • このエントリーをはてなブックマークに追加

 米Intelは、65ナノメートルプロセスでのチップ製造に成功したと発表した。これは同社が、今後もムーアの法則に歩調を合わせて、チップの処理能力の向上を図れるという強力な証となる。

 Intelは24日(米国時間)、メモリの一種であるSRAM(Static Random Access Memory)セルを、65ナノメートルプロセスで製作したと発表。併せて、2005年には65ナノメートルプロセスによるチップの大量生産を始めることも明らかにした。ナノメートルは、そのプロセスで生産されるチップの機能の平均的サイズを表している。メーカーは今やっと90ナノメートルプロセスでチップ生産を始めたところで、現在販売されているほとんどのパソコン用マイクロプロセッサは、130ナノメートルプロセスで生産されている(1ナノメートルは10億分の1メートル)。

 チップのサイズを小型化すれば、性能向上やコスト削減が可能となるだけでなく、電力消費量の削減も望める可能性がある。簡単に言うと、65ナノメートルチップでは、電子が移動する距離が短いため、性能が向上するわけだ。ゲート長(トランジスタをオンに切り替えるために、電子がトランジスタ上のソースからドレーンに移動するまでの距離)は、従来の50ナノメートルから、65ナノメートルプロセスでは35ナノメートルに短縮される。

「特に新たな性能改善を図らなくても、クロックスピードを40〜50%向上させることが可能だ」とIntelのシニアフェローでプロセスアーキテクチャ・統合部門ディレクターを務めるMark Bohrは述べている。

 チップに搭載できるトランジスタの数が増えることも性能向上につながる。ムーアの法則では、製造技術の向上により、チップに搭載されるトランジスタの数が約2年ごとに倍増する、とされている。チップメーカーは常にトランジスタの数を倍増しているわけではないが、シリコン片に新機能を追加できるよう、搭載するトランジスタ数を実質的に増やしている。

 一方、同じ300ミリメートルウエハからより多くのチップを切り出せるようになることから、チップの製造コストも削減される。Bohrによると、Intelが90ナノメートルプロセスの開発中に実験的に製作したSRAMセルは、大きさが1平方ミクロンだったという。今週、65ナノメートルプロセスで製作した同セルは、大きさがわずか0.57平方ミクロンだった。(SRAMセルは、新製造プロセスのテストにしばしば利用されている。)

 Intelは、現在90ナノメートルチップの生産に使用している設備の約70%を再利用できるため、コストはさらに削減できるだろう。再利用できる設備には、193ナノメートルの波長の光で回路を「描く」印刷機などが含まれる。実際の光線は回路よりもずっと大きいが、光の減衰や他の技術を組み合わせることにより、細かい線を描くことが可能だ、とBohrは述べている。

この記事は海外CNET Networks発のニュースをCNET Japanが日本向けに編集したものです。

  • このエントリーをはてなブックマークに追加
個人情報保護方針
利用規約
訂正
広告について
運営会社