ソニー、90nm半導体設計環境を構築し、SOC社内開発体制を強化

　ソニーは10月16日、90nmプロセス対応の半導体設計環境を構築したことを発表した。同社は高集積度／高性能なSystem On Chip（SOC）の開発を目的として、2001年5月から同設計環境の整備を進めていた。

　この設計環境では、SOCの高集積化というメリットのほか、さまざまな設計条件の改善が達成できたという。その内容は以下の通り。

• マルチライブラリによる、演算処理の高速化と消費電力低減の両立

• マルチしきい値設計フローにより、漏れ電流を従来手法の50％〜70％に抑え、消費電力を低減

• 最新の論理合成ツールを導入し、設計／検証期間を従来の約3分の1に短縮。回路規模も約20％削減

• 多電源機能を充実させることにより、さまざまな製品の仕様に対応した設計が可能

　さらに、システム設計言語をSystemCに統一することで、ハードウェアとソフトウェアの協調設計が可能となった。「その結果、SOCの動作検証や機能検証の効率化、高集積化や回路の大規模化に伴う設計期間の増大の抑制などのメリットが得られた」（同社）

　なお、同社はすでに同環境を、将来リリース予定のハードディスク内蔵DVDレコーダー、PSXに搭載する「世界初」（同社）の90nm DRAM混載SOC、90nm EE+GSの設計に利用している。

　今後同社は、90nm設計環境をSOC開発のプラットフォームとし、社内向け各種SOC開発を加速させる。また2005年度には、現在30％のSOC社内設計比率を50％に引き上げる。

ソニーのプレスリリース