富士通、SoC設計環境構築に向けてケイデンスと契約

　富士通と日本ケイデンス・デザイン・システムズは8月4日、システムオンチップ（SoC）用の設計環境を構築するため、世界規模のパートナー契約を締結した。これにより、富士通は、0.13ミクロン以降の大規模SoC開発において、ケイデンスのEDAツールを導入するとともに、すべてのデザインセンターに新設計手法であるフィジカルプロトタイピングを適用する。

　両社はこの契約を「プレミア・デザイン・パートナー契約」と呼び、「単なるEDAツール提供という関係を越えたソリューションの提供を行うもの」と説明している。具体的には、SoC Encounterを含む数万ライセンスのケイデンス製ツールを対象とし、全世界の富士通グループおよびデザインセンターでのライセンス使用を認める。さらに、ケイデンスは通常のサポートに加え、組織的な人的サポートを富士通側に提供する。

　ケイデンスのEDAツールと設計手法を組み合わせることで、「理想的な回路設計が可能となり、手戻りの解消、大幅な設計期間の短縮と確実な納期が実現できる」（両社）という。「さらに、SoCにおける実装面積の縮小、低消費電力化、ノイズの低減にも絶大な効果を発揮する」（両社）

日本ケイデンス・デザイン・システムズのプレスリリース
富士通