未知のベールに包まれているLarrabeeは何を元に作られているのか?

「インテルの「Larrabee」はやはりPentiumベースか」

現在Intelの製品で最も未知のベールに包まれているのは、Larrabeeでしょう。LarrabeeはIntel Developer Forum Beijing 2007に発表され、HPC向けか単独GPUとして使用されるようですが、未だにデモが行われていません。また、x86で多コア(32コア)であること以外はほとんど情報が出てきていません。

その未だ正体不明なLarrabeeに関して、1994年(14年の前!)に出荷されたP54Cをベースにしていると噂が流れています。この噂がどの程度信頼性があるのか分かりませんが、P54Cをベースにする理由を考えてみました。

まず比較する対象は、Pentium以降に製造された7つのマイクロアーキテクチャ(P5、P6、NetBurst、Bainas、Core、Bonnell、Nehalem)の最後の製品とP54Cにします。各CPUのダイサイズ、プロセルルールとコア数を元に、そのマイクロアーキテクチャをLarrabeeに採用した場合にどの程度のコア数を搭載できるか予想してみます。

予想する上で分かっていないことや計算を簡単にするために、以下の条件としてします。

・Larrabeeの構成に関して、プロセスルールを45nmで、ダイサイズを200平方mmとする
・プロセスルールが1世代進む毎にダイサイズが2分の1になるものとする
・コアの多くを占めるL2等とI/Oバス周りは、正確に分けられないのでそのままとする

各CPUのダイサイズとプロセスルールは、「45nmプロセスで展開するIntelのモバイルクアッドコアCPU」にあるCPUダイサイズの遷移を参考にさせていただきました。

上記のものよりもう少し詳しい表を「Larrabeeのベースコア計算」に置いていますので、もし興味があれば参照してみてください。

かなり強引な計算であることを否定しませんが、CPUの中にはバス周りやL2のサイズが正確に分からないため、コア部分を抽出してダイサイズを予想することは出来ませんでした。但し、Larrabeeの様な多コア構成は、コア間のスイッチは決して小さくないでしょう。それを予測できないのならば、大雑把な数字である程度予測できる範囲まで絞れれば良いのではないかと考えています。

最近のCPU(NetBurst以降)は非常に広大なL2を搭載するため、単位面積あたりのコア数に関しては不利です。L2を省けばもっと多くのコアを搭載することは可能でしょう。

それでも上記のデータから、P6以降のコアでLarrabeeを設計するのはいささか無理がありそうです。Larrabeeが、上記のどのコアをベースにするからと言っても、そのまま使用するとは到底思えません。最低限、強力な倍精度浮動少数点演算を搭載するでしょうし、SIMDライクな機能をCPU以上に搭載することになるでしょう。上記の概算のコア数は、L2やバスが入っていても最低限な数字であって、Larrabeeのコアになるために少なくないトランジスタを搭載する必要があります。

このため、経済的な大きさ(200平方mm)で32コアのLarrabeeを作るには、P5以前のコアを使用するのが妥当な様な気がします。

ではなぜ、P5世代の最終製品であるTillamookではなくP54Cを採用した噂が流れているのでしょうか?Tillamookでも十分に作れそうな気がしますし、Tillamookの方がよりいい物になっているはずです。

多分ですが、P54CはMMX等の拡張命令を搭載していない最後のシンプルなコアだったからでしょう。P54Cの次製品であるP55Cは、MMX拡張命令セットが追加されました。それ以降製品は、SSE等を多くの命令が追加されています。

Larrabeeは、x86の拡張命令をどの程度サポートする気があるのか分かりません。もっと有体に言えば、LarrabeeはCPUとして使用されないと思われるため、x86の過去の遺産=足かせをばっさり切り捨てることも可能です。このため、MMX/SSEを追加されていないコア(P54C)まで戻るのが搭載できるコア数と設計で有利なのかも知れません。

この様に考えると、LarrabeeはP54Cをベースにしている噂は割と真実味があるように思えます。

ですが噂話に、勝手な妄想を重ねても確証を得れるわけではありません。もしかすると、一から設計したコアを搭載している可能性も否定できません。

このため、次ぎのIDFでLarrabeeのデモが行われると思われますので、早く正確な情報を出して欲しいものです。